无线通讯系统设计的新时代挑战

第2.5代和第3代蜂巢式行动电话、无线区域网路（WLAN）以及周边区域网路（PAN）的无线通讯系统，将能够从“单纯语音”转变为能提供“语音+网际网路”和“语音+多媒体”服务的无线终端机。因此为了语音和高频宽的多媒体，将要求更高的资料传输效率。为了达成此目标，无线标准正利用多样性的机制，例如多槽（multi-slots）、宽频通道分配、动态多层QAM、OFDM和M-ary PSK；而对于高资料传输率以及高容量数位调变的使用，将需要用改进且有效率的数位处理来补偿在射频/类比传送接收机区块的代价和参数的要求。

对于可携式低成本、低功率传送接收机，市场竞争和不断增加的消费者需求迫使设计者规范接收器和传送机的路径架构，而此架构能方便整合所有传送接收机区块在单一矽基板上。此外，许多半导体供应商正想办法发展一般性的无线电系统，允许单一个的无线电被多个射频标准所使用。范例应用也许是一个有单一传送接收机的携带式电话，此传送接收机允许用户可使用无线和蜂窝状的通信网路。在电路层面上来看，这解决方案是让更高频率区块，如低杂讯放大器（LNA）、混波器和压控震荡器（VCOs）在低成本CMOS或者BiCMOS制程上整合，而可以说整合全部类比区块和数位化后端部分正是现在所流行的架构。

传送端和接收器

发送器负责把资料或者讯息来源信号转变成一种形式，可透过一个物理通道或者媒介传播。在无线输送过程中，这种媒介或者通道通常是自由空间（free space），其他媒介还包括电缆和光纤。无论透过什么物理媒介传送信号，像是热或机械式的杂讯、任意失真、时间轴上的色散现象以及此频道上来自其他用户的干扰，这些频道的特性使得传送的讯号恶化。通常传送端经由调变过程将讯息或者消息信号对应到通道上。此调变通常藉由弦波载波的振幅、相位或者频率上有系统的变化来实现，而此载波透过频道载送讯息。当今的商业的通讯系统展示的载波信号在100 MHz到10GHz的范围内。基频讯息频宽通常为几kHz到10MHz的范围内。

除调变之外，在成功的传送上，讯息信号可能经历离散和连续时间类型的转换、资料压缩和通道编码、加密、交插换页（interleaving）、滤波、频谱的转移和功率放大，使之能够克服通道的损坏（impairment）。除了功率放大，数位信号处理被广泛地用来执行前面所提到的功能，以改进性能、降低成本并且增加弹性。射频/中频混波器和I/Q调变器用于调变和频谱转移，频率来源由压控震荡器和频率合成器产生。数位类比转换器（DACs）被用来将数位处理过的讯息来源，转换为应用在调变、放大和传送出天线外的类比信号。被动射频/中频表面声波滤波器（SAW）和陶瓷滤波器仍被广泛使用在传输电路上以达伪真信号的排斥和频谱的完整。

接收器的基础概念是在强大的频道外的干扰信号的情况下，放大一个弱信号而没有增加相当严重的杂讯和失真。透过低杂讯放大器以达到最好的杂讯性能，此低杂讯放大器有足够​​的增益去克服随后串接电路的杂讯，且尽可能地接近天线端。接收器也必须提供足够的线性度和选择性，来排除不需要的信号和阻碍物。因为接收器必须操作在广阔的动态范围，所以增益控制须配合大部份使用的数位调变机制的线性要求，且被要求来防止饱和和通道失真。典型接收器电路被用于数据通讯接收，包括一个天线，预先选择/影像排斥滤波器、低杂讯放大器、降频混波器、合成本地震荡器、类比基频放大器，滤波器和类比数位转换器（ADCs）。而数位滤波，侦测，解调，解码等等的过程是由数位讯号处理器所完成。

模拟

相对于数位及许多类比区块，在无线电传送接收机里的射频/中频区块的设计需要反覆设计，是由于在射频电路性能中挑战设计规格和制程变化、布局、包装和被动元件的容忍的敏感性。然而，因为设计方式的本质，对于杂讯、互调（inter-modulation）、增益、隔离度、输入/输出匹配和非线性，射频电路需要反覆的模拟。

在一些实例中，使用专属的模拟器来模拟个别区块是十分正常的，例如低杂讯放大器、混波器或压控震荡器使用一个射频模拟器（如Mentor Graphics的Eldo RF）来做一般的模拟；其中的演算法被明确设计有效地处理多音调（multi-tone）的情况，像是在许多高频率共存而引起互调的情况。然而该模拟器是为了电晶体层面模拟而设计，虽然支援类比的行为模型，却没有提供对数位化的模型（VHDL或者Verilog）的支援，因此模型和模拟都必须是类比式的。

“基频”区块（类比和数位的区块）可以采用一名为ADVance MS（以下简称ADMS）的工具进行验证，这是一种支援多语言的混和讯号模拟器，支援SPICE、VHDL、Verilog、 VHDL-AMS、Verilog-A甚至是C。

从理论到真实世界的电路与系统

在前面提及的讯号处理电路上，虽然理论上信号流主要是单一方向，但实际系统包含很多区域或全域式回路，在此使用数位讯号处理或控制逻辑来控制或校正一些射频的功能。例子包括低－中频（low-IF）接收器、LINC发送器、动态控制功率放大器（透过数位化幅缘检测的偏压调变）、数位化IQ预先失真器...等等。

接收到的信号经常受到衰减（fading）的影响（在接收到的载波幅度上缓慢变化），因此使用自动增益控制来保持恒定的输出水平。一个标准的自动增益控制系统藉由可变增益放大器（VGA）来放大输入信号，其增益是控制信号电压的函数。信号输出幅缘（envelope）被侦测、通过低通滤波，且与一个基准信号相比。以相比后的差值来产生控制电压信号。因为一搬来说我们常需要改变信号功率，所以在差异放大器之前使用对数放大器。在已给定的操作环境下，在发送端，也是使用功率控制器以维持或调整输出水平。通常利用可变增益放大器或者直接调整功率放大器的增益来达到维持或调整输出水平。通常使用数位讯号处理执行自动增益控制或功率控制，以再次改进性能并且降低成本。

在真实生活中，这些区块彼此相互作用，即使他们的个体本质不同。宏观的来看，这些复杂的相互作用的验证变得非常重要。

使用暂态分析验证

对系统或者射频和基频的电路来说，达成有效率的模拟是一项艰难的挑战。为了达到合理的模拟速度，通常的方法是使用行为式的模型。有许多商业性解决办法存在，并建立在资料流同步或者不同步的工程上，或者在基频模型化上。没有一个解决办法是著重在电晶体层面和VHDL/Verilog之间以真实符合要求的方式共存。

数位基频讯息一般藉由射频讯号载波在2.4 GHz或5 GHz （例如蓝芽或无线区域网路802.11a的环境）。在取得并分析任何有意义的基频讯息之前，如果使用暂态分析，任何致力于验证系统的模拟，必须以各种的射频载波周期执行大量的分析，这主要归因于射频载波频率和基带讯息频率之间大的比值。

显然这就等同于需要很长的模拟时间，也因输出档案的大小引起很多问题。处理几千兆位元组的输出文件（当处理这些模拟时，这是一般的情形）总是问题的来源。在未有效利用的磁碟空间下，波形观测器也必须处理巨大的档案，这经常造成在其效能上无法接受的衰减。

ADMS RF致力于那些射频元件不能从基频元件“分离”出来的电路或系统的模拟。基本上它使用ADMS cockpits（使用者界面、netlist架构、函式库管理...等等），但是它运作于不同的算法，称作“调变稳态”（modulated steady state），对于这类型电路调变稳态模拟比暂态模拟更有效率。关键性的射频区块能以SPICE（电晶体层面）或是Verilog-A描述，而数位处理区块能以VHDL或是Verilog 描述。ADMS RF使用与Eldo相同的元件模型，这意味着所有标准模型，例如Bsim3v3.x、Bsim4、MM9、MM11、VBIC或HICUM 都能被用来描述一个紧密与数位讯号处理功能相互作用的系统的关键性射频行为。

数位化自动增益控制（AGC）

在这应用的例子是一个自动增益控制系统，如(图一)，此系统含有具低频滤波的正交相差检测器，它的目标是保持输入射频信号的振幅相对地为定值，以便能放宽在驱动数位讯号处理的类比数位转换器的要求。该回路由下列元件组成︰

《图一 自动增益控制回路摘要》

差动对数混波器

射频混波器为典型吉伯特（Gilbert）混波器，以CMOS制作且使用电流输出。转换增益为可程式化，以4位元控制码来控制，如(图二)。输出电流镜被4位元字组所控制，并且他们的增益比可为以数学式：(1 +x)/(1－x)表示的数值，在此x = b0.20 + b1.21 + b2.22 + b3.23 ，当x很小的时候，这数学式接近于指数式(ex)。而为了使混波器的电晶体层面设计正确，多以Eldo RF执行大信号稳态模拟（SST）。然后转换增益（射频到中频）以控制字组的函式所绘制。实际上，此混波器有可程式化转换增益，范围约从G0-20dB到G0+20dB，在此G0是额定转换增益。然而，随控制字组的增益的变化，在+ /-10dB范围内是线性的。

《图二 差动对数混波器－转换增益对控制字组》

类比处理

当输入的射频信号经由差动混波器解调，系统会计算出一个信号，此信号将被用来控制混波器的增益。而这个信号正比与I/Q讯息的模数（modulus）、I和Q的成分（来自混波器的输出）互不影响地被低通滤波、平方并且相加。这使捕捉瞬时的输入信号功率不需要前后相位一致，因为Cos2θ(e)+ Sin2θ(e) = 1。由于是GMSK输入信号，而GMSK为一“恒定幅缘”（constant envelope）的调变机制，所以信号应当为定数（理想上，即在处理的电路和频道中忽视所有非理想）。但这不一定是其他调变形式的情况。

数位处理

强度信号（图一中的MAGF）被传给数位增益控制系统。此信号先由类比转变到数位，然后与一内部参考标准（内部电流增益大小）相比较。数位控制区块以非常简单的模式操作。如果强度信号太低，此增益大小将增加一个单位。相对地，如果强度信号太高，此增益大小将降低一个单位。这比较发生在一个时脉中，其周期为几微秒，而在时脉周期中，增益大小没有改变，仅仅保持定值。输入强度与内部的参考值（对应编码“7”，即0111为此例）做比较。

所有处理过程都以VHDL 描述。在VHDL里，便利地描述输入信号为“real”型态信号。这使类比对数位的转换是可行的。 VDHL语言结构完全独立于模拟器和演算法，任何VHDL模组都能被使用于ADMS RF，Verilog也是。输出信号是一个驱动对数混波器的4位元汇流排。请注意，ADMS RF会自动嵌入适当的信号转换器（对于输入信号由电性转到实数；对于输出由位元转道对电性）。虽然演算法很复杂，但自动转换器的嵌入使得非常容易去建立这类型的模拟。在VHDL、Verilog 和HSPICE/Verilog-A信号之间,不同类型信号的连结是允许的,正如ADMS本身一样

以ADMS RF模拟

使用ADMS RF如同使用 ADMS一般。在命令档中，.TRAN 语法是被一个 .MODSST 语法所取代。使用调变稳态演算法来取替暂态演算法︰

param Tsymbol = 3.7u

sst fund1 = 1 G nharm1 = 5

modsst 0 ' 100 * Tsymbol '

调变稳态分析演算法是一个混合着时间与频率的演算法。在调变稳态分析期间，（类比）信号以有限阶数且伴随着时变系数的傅立叶级数表示。在每一个时间点，模拟器求出这些系数。然而，模拟器挑选时间点的间隔是根据频谱（即基频信号）变化的比率，而在暂态分析时候，这并不是取决于射频载波上的变化率。

使用简化的表达式,并且假设在频率“fund 1”有一单一基频(载波),信号表示为︰

S(t) = vr(out).h(0)

+ vr(out).h(1).cos(w.t) - vi(out).h(1).sin(w.t)

+ vr(out).h(2)cos(.w.t)- vi(out).h(2).sin(2.w.t)

+ vr(out).h(3).cos(3.w.t) - vi(out).h(3).sin(3.w.t)

+ ...

with w == 2.pi.fund1

结果的显示，与单纯的暂态模拟相比，是有点复杂。直流成分能以下指令显示︰

plot fmodsst vr(node).h (0)

在任何已知谐波（i）附近的时变频谱，可藉由以下指令显示︰

plot fmodsst vr(node).h(i) vi(node) .h(i)

例如，使用︰

plot fmodsst vr(node).h(1) vi(node) .h(1)

显示一数位调变信号的I(p)和Q(t)讯息。

在调变稳态分析过程中，傅立叶展开式的系数全部为复数，这就是为什么它们须经由vr()、vi()、vm()，vp()或者vdb()函数取得。除 .modsst 和 .plot指令，其余netlist为正规ADMS netlist。在这技术论文，那些上层部分为SPICE netlist，含有SPICE、Verilog-A和VHDL物件。

ADMS RF使用者介面

如(图三)所示，ADMS RF使用者界面（UI）与ADMS使用者界面相同，而ADMS本身也相似于ModelSim界面。当设计刚刚载入时的使用者界面，架构（Structure）视窗（左边）显示电路的阶层，并以色彩指出描述层（红色：SPICE；绿色：VHDL；蓝色：Verilog -A）。在模拟之前，波形（Waveform）视窗是空的，使用者能从Net视窗里拖曳所想要的信号到波形视窗。

模拟执行370us，这代表100个GMSK信号的符元周期。随着1GHz载波，这被转移到37万个载波周期数。在暂态模拟时，每个周期至少需要10个点来模拟以保持在合理的准确值内，如果使用暂态分析，这将需要370万点，幸好ADMS RF提供另一种选择。

《图三 ADMS RF用户界面》

模拟结果

为了确认自动增益控制回路，输入信号（1GHz GMSK信号）藉由V（ATT）信号以人工方式衰减或者放大：衰减信号显示在(图四)中由上往下数的第3张图之模拟结果视窗里。当输入信号的幅度改变时，其变化由类比处理区块追縱，然后数位化控制区块计算新的增益以补偿振幅的变化。明显地，因为增益只能给予离散的值（在VHDL，数位化控制区块输出4位元控制字组），所以补偿从未精确。

《图四 仿真结果》

在图四中的第2和第5张图，显示输入和输出I/Q讯息。在第4张绘图，数位信号（B0、B1、B2、B3）显示为数位化（VHDL 标准逻辑）信号。在110us和260us，输入振幅改变了两次，每次变化之后，输出幅度先跟随输入，并且在很短的暂态内回应。在该期间内，控制区块调整数位增益，使其返回到它的额定大小，或者接近于这大小，这是自动增益控制回路所要求的工作模式。这更清楚地显示在(图五)中，在输入和输出的波形重叠的地方。

《图五 重迭的输入和输出波形》

因为在混波器的电流镜上CMOS开关突然开启或关掉，在输出波形过程中可见glitch发生。设立位元电性转换器，使控制信号（B0︰B3）的过渡期发生在10毫微秒内。因为电容量重叠，引起鬼影（glitch）。 ADMS RF不是一个纯行为的模型化解决方案，在这个例子里，关键的射频混波器是使用0.25射频CMOS制程做为模型，所以能抓到每一个glitch。

与暂态模拟比较

在SUN Ultra-5-10上，用ADMS RF模拟此系统大约花5分钟。在相同的机器、相同的模拟下，如果执行暂态分析，花费大约33个小时，因此模拟速度大约加快400倍，这表示有2到3个级数程度的改进。输出档案的大小少于70 kbytes，只计算大约700个时间点（暂态分析则需要370万个点），即使在每个时间点上工作量明显地变得更重要，而总加速率相当颢着。

这种回路将需要多次的模拟，以找到在数位区块里数位时脉周期与低通滤波器的数量，以及增益误差的容忍度...等等，之间最好的折衷办法。所有的参数直接影响了回路的速度和稳定度。每次执行只需5分钟，可测试及验证许多组合并且达成最佳化设计（optimize the design）。理想情况下，一次也可以同时执行许多验证模拟，包括改变电源供应大小和温度、在混波器不同的架构里引入一些不匹配、在输入的信号里引入增益的不协调...等等，换句话说能在量产之前彻底验证设计（verify the design）。

结论

这篇技术论文说明ADMS RF在数位自动增益控制回路模拟的使用。这样的系统是一个紧密整合射频和数位讯号处理功能的例子。对于这类的问题，ADMS RF提供一个迅速、有效且精简的解决办法。对这个例子来说，此模拟与ADMS标准（暂态）模拟相比，速度加快400倍。 （作者任职于Mentor Graphics）