从较高的层面来看，千兆位级收发器（Gigabit transceiver；GT）以极高的速率在不同的芯片间传输数据的I/O高速信道，让数据透过GT以极高速度在芯片之间传递。适当的GT不仅可消除传输瓶颈，而且还可促使系统加速，因此通讯和实时处理领域是选择合适的GT需要的重要设计考虑因素之一。许多应用都希望采用GT的优势，但特定市场上可能会存在众多标准、协议或使用模式。有时针对某一种应用就会涉及到好几种标准，进而迫使设计人员必须自行决定最佳标准以满足系统所需。因此，为了选择最适合的千兆位级收发器（GT），我们必须对各种协议的最新发展情况了如指掌。

选择适合物理层通讯协议模板

从无线通信一直到消费性电子，都发展出不同的业界通讯协议标准，现今许多通讯协议的发展基础，都采用开放系统互连模式，其中网络装置与软件之间的互通机制，被分配给不同的组件层来负责。在FPGA领域中，像是Xilinx LogiCORE与AllianceCORE这类组件库形态的智财IP，通常采用较高层级的序列连接协议，像是PCI Express、以及包括1000BASE-X这类的低阶物理层通讯协议。

选择适合的物理层通讯协议模板，并不像选择较高层通讯协议那样简单。在许多产业中，整合与设计的重复使用性通常都会面临诸多复杂问题。若能了解高阶通讯协议及其与低阶通讯协议规范的关系、并充分留意不同行业对物理层定义的情况，将有助于您选择高速序列收发器架构精灵通讯协议模板，进而达成设计目标。

我们先来回顾一下这些相关协议，然后再为设计方案选择适合协议的最佳方法。

OSI连接协议模板

开放系统互连（Open System Interconnection；OSI）是一种全球通讯的ISO标准。OSI定义一个框架，将通讯协议分成七层。控制权会依序传递到下个组件层，从一个站点的应用层，往底层依序递交，透过通路传到下一个站点后，再往顶层依序向顶层传递。

从最高层到最底层，OSI阶层包括应用层、表示层、会谈层、传输层、网络层、数据链结层、以及物理层。

ISO网络通讯7层协议大要

应用层的通讯协议，直接向最终用户提供服务，将适合的信息服务传给某一项应用与其管理单元，并将控制权转交至系统管理单元。OSI模型中第二高的组件层，就是表示层，该层提供一组服务，应用层可选择其中适合的服务，针对交换的数据进行转译。这些服务可用来管理结构化数据的整个交换、显示、以及控制的流程。

会谈层协助各表示层单元之间进行互动，传输层则提供一个通用的传输服务，配合较底层所提供的基础服务。网络层则提供功能与程序方面的作业功能，让两个传输单位，能透过网络联机来交换网络服务数据单元。

最后，数据链结层提供功能与程序方法，用来建立、维护、以及释出链接两个网络单位的数据链路，而物理层则提供机械、电子、功能、以及程序等资源，用来建立、维护、以及释出数据链结单位之间的实体信道。

3个物理层子层

现今许多热门的序列通讯协议都在模仿OSI的分层模块，并运用类似的词汇，例如将从物理层到应用层的各层从低到高的顺序划分为7个等级。在本文中，凡提及序列通讯协议时，所谓的「较高层」皆指的是2至4层（也即高于物理层的各层）。一般人很容易将物理层的用途和硅芯片产生混淆。物理层是一个技术规格层，本身包含多个子层。设计者可以在单一或多个组件中建置设计业者经常称之为电子规范的物理层。子层的用途主要由市场以及通讯协议来决定。在热门的序列通讯协议PCI Express方面，物理层包含PCS与PMA两个子层。

物理层子层

物理层（第一层）包括二到三个子层，分别为物理编码子层（PCS）、实体媒介连接（PMA）子层和可选择性的实体媒介相关子层（PMD）。

凡涉及物理层时，「较高层」皆PCS层，「较低层」皆指PMA和PMD层。图一以模块图显示了各层之间的关系。封包或数据在传输时，以正向顺序传送：从媒体访问控制（MAC）层到PCS、PMA、以及PMD，在接收时则按相反顺序。FPGA设计厂商一般将物理层的子层建置在高速序列收发器，并依照通讯协议而定。

《图一 Virtex-5 RX物理层子层PCS、PMA、以及PMD的模块示意图》

设计人员也可把物理层、也就是研发业者所指的电气规范，建置在单一或多个组件中。使用何种物理层子层，通常会根据市场与通讯协议来决定。

物理层编码子层（PCS）

实体编码子层连接于较高的第二层，即数据链路（或MAC）层。它通常采用8b/10b编码／译码、comma码对齐、信道捆合及频率校正等技术。

较高层的通讯协议规范可能会把PCS定义为物理层的一部分，或参照业界标准的PCS。例如，第二代Serial RapidIO规范定义了PCS，亦有研发业者应用CEI-6G-SR/LR规范称为PMA。PCS既可运用在高速序列接收器，亦可运用在FPGA中，或者运用在二者的组合体中。

物理层媒介子层（PMA）

实体媒介链接子层通常被称作「电子规范」。PMA建置了通讯协议的适当讯号完整性和其他的一些典型特性，像是连接可配置端的电流型逻辑（CML）驱动器／缓冲器、电压摆动与耦合；支持最佳讯号完整性的可编程设计传输预加强和接收端等化；以及依据设备和不同类型的收发器随机取样而决定的线路传输速率。

PMA操作附加的功能还包括用于最小化确定性数据路径延迟的固定延迟模式、支持OOB信号发送（专为满足PCI Express和Serial ATA协议的要求所设计）、以及用于简化错误率检查的内建虚拟随机比特流的产生／检查逻辑机制。

实体媒介相关子层（PMD）

最后，实体媒介相关子层是物理层规格中的一项选用组件，通常搭配以太网络协议来使用。PMD负责传送与接收透过实体媒介所传递的位数据，其工作包括位时序调整、讯号编码、以及实体媒介与缆线或线路之间的互动。

例如，在使用1000BASE-X PCS/PMA LogiCORE的过程中，千兆位以太网MAC连接于LogiCORE，而LogiCORE转而连接到1000BASE-X PMD光纤收发器。Xilinx Trimode Ethernet MAC（TEMAC）LogiCORE可建构出PCS和PMA功能，其中PMA功能可在高速序列收发器中建置。在PCS层中，高速序列收发器建置了编码与译码功能，而FPGA逻辑则负责自动协商机制。PMD子层含有一个收发器，可处理透过实体媒介传送的数据。

物理层使用上的迷思

通讯协议中的物理层，通常会运用PCS、PMA、以及PMD等子层。如图二的范例所示，采用Xilinx TEMAC（10M/100M/1G）LogiCORE，建置在一个局域网络应用中，其中的1-Gbit以太网络MAC，通讯的对象包括1000BASE-X PCS/PMA，以及一个雷射光学收发器1000BASE-X PMD。物理层建置在FPGA及可选用的光纤收发模块之中。

由于物理层容易令人产生混淆，因此最好详读规范数据，了解各子层所执行的功能，以及这些功能建置在硅组件的哪个部分（FPGA逻辑主体、高速序列收发器、或是FPGA以外）。在大多数的情况下，PMA被认为是PMD的一部分。

《图二 在一个以太网络通讯应用中的PHY PCS、PMA和PMD层的范例》

当然，还有很多诸如PCI的通讯协议，并非是序列式（即单端或差动讯号I/O），或不使用高速序列收发器。在某些情况下，可以运用序列器／解序列器（serdes）来建置序列物理层。

硬式或嵌入式IP的考虑因素

FPGA业者通常会在FPGA中直接整合PCI Express和千兆位以太网等常用的协议，此「硬式」版本可建置协议的部分或全部功能。在上述这两种情况中，LogiCORE封装作为LogiCORE产品的一部分建置MAC和物理层（PCS和PMA）。封装包含硬式模块并与高速序列收发器相连接。就TEMAC而言，硬式IP建置MAC和部分PCS以及PCI Express LogiCORE的事务处理和数据链路层。我们可用高速序列收发器精灵来查看并修改GTP/GTX设置。

通讯协议列表精灵

表一至表三分别列出了高速序列收发器精灵所支持的序列协议。表一列出的列表中，包含各种较高层通讯协议，其规格包括PCS与PMA。表二列出各种较高层通讯协议规格，这些规格定义业界标准PCS与／或PMA规格的使用方法。表三列出各种物理层规格，以及经常搭配使用的较高层通讯协议。

《表一 PCS/PMA较高层通讯协议规范的定义》

《表二 较高层通讯协议在规范PCS与PMA使用方面的规范》

《表三 较低层通讯协议，定义了PCS（或部分的PCS），以及电气PMA（或部分的PMA）》

运用GT架构精灵开发客制化物理层

为了尽力协助设计人员运用GT架构精灵来开发客制化的物理层，我们先详细介绍最上层序列通讯协议的物理层，以及相对应的精灵通讯协议模板。最常用的通讯协议，包括10G以太网 MAC—XAUI、CPRI v4.0、3G与6G OBSAI RP3-01、第一与第二代PCI Express、Serial RapidIO、HD-SDI、以及Xilinx TEMAC（10M/100M/1G Ethernet）。

图三显示的是包含通讯协议模板下拉菜单的Virtex-6 GTX精灵GUI。而表四中列出的是Virtex-6 GTX和Spartan-6 GTP精灵LogiCORE所支持的通讯协议模板。

《图三 Virtex-6 GTP Wizard向用户详细介绍高速I/O的设定流程》

10GE & XAUI: IEEE，www.ieee.org

根据客户要求，Xilinx改良LogiCORE和GT精灵之间的使用模式。许多Xilinx序列LogiCORE（包括针对Serial RapidIO、XAUI和Aurora的LogiCORE）现在都直接采用精灵的输出信息。客户可选择Serial RapidIO等通讯协议模板并对其加以客制化修改。LogiCORE设计团队无需系统I/O专家即可通过修改序列器/解序列器来建构客制化的通讯协议。

10G以太网络XAUI

10Gigabit以太网络标准是一项IEEE规格，定义的额定速度是Gigabit以太网络的10倍。物理层方面包括一个接口，让MAC链接物理层、PCS、PMA、以及PMD。FPGA设计厂商的10Gbit媒介相关接口，可链接至一个光学模块，或是10G以太网络延伸链接单元接口，也就是XAUI。PMA与PMD可能是一个外部组件，像是光学收发器的范例，或者是XAUI的一部分，像是芯片对芯片或是背板应用。

Virtex-6 LXT、SXT、以及FXT FPGA并不支持在单链路的10G数据传输率下，链接至单链路光纤PMD。XAUI的四链路架构，链接至光学物理层模块，该模块能传送/接收10GE封包，仅须利用一条光纤线即可链接至目的地。

研发业者可运用Xilinx XAUI LogiCORE来建置DTE XGXS (10-Gbit扩充器子层，物理层XGXS运用千兆位级收发器与FPGA逻辑的10G BASE-X PCS。XAUI接口被视为一个PCS子层，能一边链接10G以太网络物理层，另一边链接MAC。FPGA不能建置10G以太网络物理层，此层可能是光纤或铜导线组成。

Xilinx为其10GE XAUI LogiCORE客制化了GT精灵10GE XAUI模板。对于客制化应用或 AllianceCORE方面，详细信息请参考IP 文件。研发业者可运用GT精灵，针对XAUI PCS的百亿位收发器定义各项电气属性。

通用封包无线电接口 4.0版

设计人员可使用通用封包无线电接口（Common Packet Radio Interface；CPRI），连接无线电设备控制器或基地台、以及一个或多个无线电设备单元。规格涵盖OSI堆栈的第一层与第二层，物理层（第一层）定义了传统基地台的电子接口，以及与远程无线电设备链接基地台所使用的光学接口。Xilinx CPRI LogiCORE在GT中建置物理层，并在FPGA的逻辑单元中建置了数据链结（第二层）。

CPRI定义线路的位传输率包括614.4Mbps（E6）、1228.8Mbps（E12）、以及2457.6 Mbps（E24）。它针对E6与E12规范了高电压与低电压的衍生版本，而E24则只有一个低电压的规范。高电压的版本采用IEEE 802.3-2002第39条款（1000BASE-CX），而低电压版本则采用IEEE 802.3ae-2002第47条款（XAUI）。CPRI也可以采用低电压XAUI规范，也就是LVXAUI。

设计人员可以使用GT精灵来定义GT的电子属性，包括Xilinx CPRI v4.0 LogiCORE的标准规格CPRI v4.0，LogiCORE采用一种修改板本的100BASE-CS，以及XAUI。要浏览或修改Xilinx CPRI v4.0 LogiCORE，可使用选单中的「CPRI v4.0」项目。

3G与6G OBSAI RP3-01

开放基地台架构创始联盟（OBSAI）的RP3-01手机基地台通讯协议，分成较低层的物理层，以及较高层的应用、传输、以及数据链结层。应用层可链接基频或射频适配卡，而数据链结层则链接至物理层。FPGA设计厂商运用FPGA中的收发器来建置物理层，处理电子部分的作业，并链接至外部的光纤收发器模块。

在OBSAI方面，8b/10b编码与字符对齐模块，以及同步化和相位对齐缓冲区，均嵌入在收发器模块，且不需要使用FPGA的逻辑资源。

OBSAI RP3-01电子参数兼容于XAUI电子规格（前述之IEEE 802.3ae-2002第47条款），速度最高达3.072Gbps，并兼容于Common Electrical IO（CEI）G6，支持短距（CEI-6G-SR）与远距（CEI-6G-LR）6.25Gbps标准。GT精灵针对Xilinx 3G OBSAI RP3-01与6G OBSAI RP30-01 LogiCORE提供通讯协议模板，使用一个修改后的CEI-6G, XAUI/SRIO来建置。选单中的项目包括3G OBSAI RP3-01与6G OBSAI RP3-01。

第一代与第二代PCE Express

PCI Express通讯协议定义了三个功能层︰物理层、数据链结层、以及传输层。由于PCI Express极受欢迎，因此较新的序列通讯协议会选择维持电气兼容性，或采类似的设计，让ASSP与其他物理层组件的厂商能重复使用经过彻底测试的IP。Xilinx将第一代与第二代PCI Express通讯协议，建置在一个整合式硬式IP模块（PCI Express LogiCORE的Endpoint Block Plus Wrapper），并透过Xilinx与AllianceCORE伙伴开发软件IP。

设计人员可使用GT精灵，针对客制化设计来产生各项设定值，再以人工整合至硬式IP模块的原始码包装器。精灵含有两个通讯协议模板，能支持PCI Express物理层:包括第一代与第二代的PCI Express。

Serial RapidIO

Serial RapidIO和PCI Express一样也定义三个子层，包含物理层、逻辑层、以及传输层。这个产业的特性就是尽可能使用现有的技术规范，因为它和通讯协议的用途有直接关连。因此Serial RapidIO的物理层采用了XAUI电子接口，作为参考指南，针对AC电气规范制定自己的参数。由于RapidIO与XAUI的应用目标相类似，因此序列器Serial RapidIO的研发业者能重复使用现有的XAUI电子设计。GT精灵可透过Serial RapidIO的模板来支持Serial RapidIO的物理层。

三重速率SDI 影片

三重速率SDI影片参考设计方案，采用电影电视工程师协会（SMPTE）标准。FPGA厂商的整合式参考设计方案，支持多种标准与高分辨率版本的规格，包括SD-SDI、HD-SDI、Dual Link HD-SDI和3G-SDI等。

高速序列收发器的实体链接，采用差动式CML，驱动外部用于传输的缆线驱动器或是外部适应性接收均衡器。不同标准之间的通用序列协议，规范得相当明确，并设计在FPGA的架构中。这个通讯协议占用很可观的资源，且需要相当大型的AC耦合电容进行大量的1和0运算。

广播设备是透过三重速率SDI标准，运用75奥姆的同轴电缆来相互链接。GT精灵支持SD/HD/SG-SDI参考设计方案，采用HD-SDI通讯协议，以及同名的模板。三模式参考设计方案采用动态重设埠，重新设定千兆位及收发器，以支持SD与3G三模式方案。在这些模式中，SD-SDI与3G-SDI采用GT内的锁相回路来重整数据，速度可达2.97 Gbits/s。

三模式以太网络

三模式以太网络MAC是FPGA厂商运用10/100/1G以太网络协议的一种标准，可针对整合三模式以太网络模块（硬式IP）提供TEMAC 软式IP。在软式IP方面，1000BASE-X PCS/PMA或SGMII可以紧密地链接。SGMII是一种序列链接标准，支持10/100/1G传输速度。

TEMAC和GTX之间的连接速度始终为1Gbit/s，但接口的采样频率在低速情况下较低。精灵中的PCS与PMA设定中，SGMII选项是不同的，且提供单独的通讯协议模板。

使用铜质缆线的应用（1000BASE-T），并不像1000BASE-X（X代表光学）PMD组件一样，在FPGA与1000BASE-T物理层之间有逻辑分隔的规划。在1000BASE-T组件中，PCS，也就是物理层组件，通常会运用在PMA与PMD 物理层子层。研发业者可在FPGA中建置MAC，并透过一个GMII接口来建置GT，MAC不会建置任何物理层。因此，在1000BASE-T方面，并没有相关的GT精灵通讯协议模板。

TEMAC封装即是将硬式TEMAC子模块和GT I/O模块包在一起，通常采用的HDL封装（1000BASE-X/SGMII已经整合于硬式TEMAC）。

GT引导精灵支持采用GigE（SGMII/1000Base-X）模板的三模式以太网通讯协议。

结语

GT引导精灵支持采用GigE（SGMII/1000Base-X）模板的三模式以太网通讯协议。

总结来说，业界标准通讯协议不断演进，每年都会出现一或两种的新协议。因此，词汇和底层的技术，会变得像税法一样令人混淆。当设计人员越了解某种通讯协议物理层机制的细节，就越容易判断应采用哪种高速序列趋势精灵的通讯协议模板，作为展开设计项目的起点。