《图一 明导国际亚太地区总裁杨正义》

在IC设计走向SoC（系统单晶片）的趋势之下，解决晶片设计流程中因类比（Analog）与混合讯号（Mixed Signal）比重日益提高所带来的功能验证（Verification）难题，成为整体IC设计业界面临的一大挑战；为提供Design House客户更具效率的SoC设计解决方案，EDA大厂明导国际（Mentor Graphics）推出以供应一诉求更高延展性的混合讯号功能验证平台工具ADVance MS（ ADMS） 4.0版，该套工具可支援SystemVerilog和SystemC设计语言，强调IC设计工程师无论是在以数位为主（digital-centric）或是类比为主（analog-centric）的设计流程中使用，皆能达到提高验证效​​率的目标。

明导国际亚太地区总裁杨正义引述研究机构IBS的报告指出，在SoC设计趋势下，现今的IC设计中全数位（All Digital）讯号与类比／混合（A/MS）讯号之比重与过去呈现完全不同的局面，在1999年仅占22％的A/MS讯号设计比重，将在2005年超越数位讯号设计比重达到67％，该机构亦指出，为达到缩小晶片体积、提高晶片功能与优化电源管理的效果，在2006年将有73％的SoC设计以混合讯号设计做为开始；而对IC设计业者来说，类比／混合讯号设计比重的提高，在晶片设计与验证上的挑战也随增加，尤其是如何让原本分头进行的数位与类比讯号设计、验证整合至单一环境，更成为关键课题。

杨正义表示，数位讯号设计是以程式语言环境为基础（language-driven）、由上往下（top-down）的层级式设计，目前自动化设计的程度较高，而类比讯号设计则是多必须以手动布线的电路图（schematic）为依据，是由下往上（bottom-up）的设计方法，两者之间在设计流程上完全不同；因此新一代混合讯号设计工具须克服的问题，即是试图解决数位与类比设计的歧异性，以更简化的流程来缩短晶片的设计时程。明导国际所推出的ADMS平台，即是提供一整合性环境来提高混合讯号设计效率，该平台涵盖8种设计语言，包括SystemVerilog、SystemC、VHDL、Verilog、SPICE、VHDL-AMS、Verilog-AMS以及C语言，让使用者能在单一模拟环境中，执行从系统规格阶段到后布局验证阶段的功能方块层级检查及全晶片功能验证，包括以支援数位设计为主的测试平台（testbench）、以类比设计为主的电路模拟与混合讯号设计为主的「棋盘式」（checkerboard）分析。

杨正义进一步指出，亚洲地区已经逐渐成为全球SoC设计的重心区域，除台湾IC设计厂商投入者众，欧美大厂为节省人力成本也开始将设计案交由东南亚、印度的设计中心，而明导国际除将持续开发更具弹性的新一代设计方法学，也将对亚洲市场的经营投注更多心力，以提供本地客户充分的支援。