账号:
密码:
最新动态
 
产业快讯
CTIMES/SmartAuto / 新闻 /
智原FA510 RISC CPU IP验证晶片试产成功
效能可达240MHz,「省电」及「晶片面积小」

【CTIMES / SMARTAUTO ABC_1 报导】    2002年10月23日 星期三

浏览人次:【4026】

ASIC设计服务暨IP研发销售厂商─智原科技,23日宣布其自行研发之FA510 RISC CPU IP验证晶片在联电(UMC)0.18微米逻辑制程试产成功,效能可达240MHz(Typical Case),并同时具备「省电」及「晶片面积小」等优点,可广泛适用于多项电脑周边产品(PC Peripherals)及可携式产品(Portable Devices)。

智原科技表示,该公司在今年一月取得安谋国际(ARM)之ARMv4指令集专利授权之后,便积极投入开发与ARM相容的新一代32位元RISC CPU IP;今年五月智原开发之FA500系列RISC CPU的FPGA版本在英国伦敦通过安谋国际的技术认证;日前智原以ARMv4架构开发的第一个IP产品─FA510更在联电0.18微米逻辑制程试产成功,验证晶片各方面的效能表现,均令智原的研发团队感到相当振奋。

智原科技表示,FA510 RISC CPU旨在提供客户高弹性、高效能、低耗电的RISC CPU新选择,并将搭配智原研发的平台解决方案(PlatformSolution)一起提供给IP客户,而客户所需使用的发展环境也与ARM原厂完全相容;客户不需从头学习新的CPU发展环境,故可大幅缩短产品开发时间。对ASIC客户而言,智原则提供从前段设计到后段生产统筹的一贯服务,确保最终产品的效率及效能。目前已有多家客户积极与智原合作开发FA510-Based SoC产品,预料将有部份产品在明年进入量产。

關鍵字: 智原科技  其他電子邏輯元件 
相关新闻
智原加入英特尔晶圆代工设计服务联盟 满足客户高阶应用需求
智原科技采用Cadence OrbitIO与SiP布局工具大幅节省封装设计时程
智原科技采用Cadence OrbitIO与SiP布局工具节省封装设计时程
智原科技与Fresco Logic宣布一项USB 3.0合作计划
智原科技宣布开始提供SiP设计服务
comments powered by Disqus
相关讨论
  相关文章
» STM32MP25系列MPU加速边缘AI应用发展 开启嵌入式智慧新时代
» STM32 MCU产品线再添新成员 STM32H7R/S与STM32U0各擅胜场
» STM32WBA系列推动物联网发展 多协定无线连接成效率关键
» 开启边缘智能新时代 ST引领AI开发潮流
» ST以MCU创新应用技术潮流 打造多元解决方案


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK8B14HAN7YSTACUKK
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw