美國JEDEC固態技術協會（JEDEC Solid State Technology Association）日前宣佈，將推出「JESD209-2 Low Power Double Data Rate 2；LPDDR2」低電力記憶體的新標準。此標準計劃用於智慧手機、手機、PDA、GPS及掌上型電玩等行動產品上。
JEDEC表示，LPDDR2具有三種主要特徵。一、較前一代LPDDR具備更大的節能技術支援；二、支援Flash RAM和SDRAM共用介面；三、擴大支援的記憶體容量和特性範圍。
其主要標準內容分別如下：
項目 |
內容 |
節電性 |
在介面（I/O）與內部的電壓和內部電壓兩方面，原來的LPDDR為+1.8V，而此次的LPDDR2還支援+1.2V。並支援更新部分記憶體陣列的「Partial Array Self Refresh」和「Per-Bank Refresh」。 |
共用介面 |
快閃記憶體和SDRAM可共用介面。此設計可降低控制器的針腳數，提高記憶體子系統周圍的安裝密度。 |
特性與容量 |
支援的工作頻率為100MHz～533MHz。數據位寬為×8、×16和×32。有2bit和4bit兩種。快閃記憶體容量為64Mbit～32Gbit，DRAM為64Mbit～8Gbit。 |
相關产业类别
相關关键字
相關网站单元