當製程技術由次微米進入奈米範圍（小於 200奈米）時，具有高速運算與低耗電等特性之電路出現非數位之電氣現象，交連雜音（Cross Coupling Noise）、電感效應（Inductance Effects）、連線壓降（IR Drop）、電子遷移（Electromigration）、及其他奈米級電路的問題，雖然類比線路模擬是設計、驗證、及解決這類奈米電路問題之最有效方法。茂積表示，該公司並將於4月25日假國際會議中心舉辦研討會，在此次的研討會上，Nassda 將介紹及其產品及新功能，Nassda 也將發表一項奈米設計不可或缺之關鍵技術：全晶片 Postlayout 模擬。

本文：當製程技術由次微米進入奈米範圍（小於 200奈米）時，具有高速運算與低耗電等特性之電路出現非數位之電氣現象，交連雜音（Cross Coupling Noise）、電感效應（Inductance Effects）、連線壓降（IR Drop）、電子遷移（Electromigration）、及其他奈米級電路的問題，雖然類比線路模擬是設計、驗證、及解決這類奈米電路問題之最有效方法。

但因晶片面積隨著系統單晶片（SoC）的發展而迅速增大，且大部分晶片同時含有類比與數位電路，舊世代的類比線路模擬器受限於容量及精確度的問題，已無法一次模擬整顆奈米 SoC 晶片。

茂積表示，該公司並將於4月25日假國際會議中心舉辦研討會，在此次的研討會上，Nassda 將介紹及其產品及新功能，Nassda 也將發表一項奈米設計不可或缺之關鍵技術：全晶片 Postlayout 模擬。