账号:
密码:
最新动态
产业快讯
CTIMES/SmartAuto / 產品 /
 

【CTIMES/SmartAuto 报导】   2014年02月17日 星期一

浏览人次:【6499】

电子设计创新领导厂商益华计算机(Cadence Design Systems, Inc.)14日宣布,已经达成了一项最终协议,收购以SystemC为基础的高阶合成(HLS)与演算IP供货商Forte Design Systems。

由于与日俱增的IP复杂性以及针对衍生架构而快速重新定向IP之需求的带动,随着设计团队从手工编码的RTL设计转移到以SystemC为基础的设计与验证,高阶合成市场区隔的成长早已超越早期试用,而进入主流采用的阶段。Forte Design Systems的合成与IP产品加入Cadence C-to-Silicon Compiler阵容,将使Cadence能够更进一步为设计与多重语言验证提供SystemC标准流程。

Cadence系统与验证部门兼全球销售资深副总裁黄小立(Charlie Huang)表示:「高阶合成市场区隔的成长越来越快速,HLS工具现在能够满足更广大的应用空间与生产需求,成品质量媲美甚至超越手工编码的RTL,这驱动着全球普及与领导公司的量产部署。我们期待与欢迎Forte公司的技术与技能娴熟的团队加入Cadence,协助掌握这项商机。」

Forte Design Systems带来以数据路径为中心之设计的高质量成果(QoR)、世界级演算IP、高价值的SystemC IP与IP开发工具。Forte的Cynthesizer HLS产品具备能够实现内存排程的强力支持,尤其适用于高度平行或多指令管线化设计(pipelined design)。这些优点为交易层建模补强高QoR、RTL合成以及Cadence C-to-Silicon Compiler所具备的增量ECO支持。

Forte执行长Sean Dart表示:「Cadence与Forte拥有高阶合成的兼容作法,使设计转移到系统层的远景也相同。这个最佳搭档将透过标准化系统层流程使客户受惠,让双方客户都能享受更强的产品功能,而且一直到silicon为止全都完善整合。」

这项并购作业预计在30天内结束。有鉴于合并会计的影响,这项交易可能对Cadence 2014年、2015年和以后的营运成果稍有帮助。交易内容不对外公开。

關鍵字: IP  RTL  益华计算机 
相关产品
Cadence推出全新Certus设计收敛方案 实现十倍快全晶片同步优化签核
Cadence推出Optimality Explorer革新系统设计 以AI驱动电子系统优化
Cadence数位、客制与类比流程 获台积电3奈米和4奈米制程认证
Cadence推出Tensilica浮点运算DSP系列 为运算密集应用提供可扩充效能
Cadence扩大支援高阶AI影像应用 新款DSP IP锁定手机与车用装置
  相关新闻
» M31携手台积电5奈米制程 发表MIPI C/D PHY Combo IP
» 联发科发表3奈米天玑汽车座舱平台 推动汽车产业迈入AI时代
» 台法携手共推运动科技 瞄准奥运及新兴产业商机
» 贸泽电子2024年第一季度推出逾10,000项新元件
» 宜特2024年第一季合并营收突破10亿元 展现验证分析布局力道
  相关文章
» 高频宽电源模组消除高压线路纹波抑制干扰
» 电动压缩机设计ASPM模组
» PCIe桥接AI PC时代
» 用科技灭火:前线急救人员的生命徵象与环境监测
» 打造沉浸式体验 XR装置开启空间运算大门

刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK84SATO3UYSTACUK7
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw