華為於IEEE ISCAS發表τ導向定律與LogicFolding架構

在25日上海舉辦的2026年「IEEE國際電路與系統研討會（ISCAS 2026）」上，華為海思半導體提出全新一項全新的「τ（韜/Tau）導向定律」，以取代傳統的摩爾定律（Moore's Law），企圖為半導體發展開闢一條新的技術路徑。

這個新定律是海思董事長何庭波在進行《新半導體路徑的探索與實踐》主題演講時所發表，意圖打破全球半導體物理幾何縮小的瓶頸，其核心是透過「時間尺度」的架構優化，為AI算力需求提供一個演進的新技術路徑。

這項全新晶片架構的核心在於擺脫對先進微縮製程節點的絕對依賴。華為研發超過六年的「LogicFolding」電路架構，從底層打破了傳統二維電路佈局的物理邊界。透過極大化縮短晶片內部關鍵路徑的佈線長度。

該技術成功降低了訊號傳輸過程中的電阻與寄生電容，從而在不變動既有晶圓製程的前提下，將電晶體密度顯著提升55%，並使能源效率優化達41%。何庭波更透露，華為已秘密運用該藍圖設計並驗證了381款晶片，且預計於2026年秋季推出的次世代Kirin晶片將首度導入此架構。

圖一 : 「LogicFolding」電路架構