連續時間Σ-Δ ADC特性與工業測量分析

本文闡述連續時間（CT）Σ-Δ ADC的原理和應用，並分析其相較於離散時間（DT）版本的優勢與不足，文中並利用ADI的訊號鏈設計器評估此類ADC在各種應用場景下的性能和特性。

Σ-Δ類比數位轉換器（ADC）能夠輕鬆實現24位元甚至更高的有效位數（ENOB），因此非常適合對微弱訊號進行精密測量。此類轉換器廣泛用於電子秤、壓力錶、工業溫度感測器（如電阻溫度檢測器（RTD）/熱電耦）、高傳真錄音與重播、生理訊號監測（如ECG、EEG）等應用。

相較於逐次逼近暫存器（SARdd）或管線式ADC，傳統Σ-Δ ADC為了實現更高精度，需要進行過取樣和平均處理，但如此的做法會犧牲速度，導致輸出資料速率受限。然而，連續時間（CT）Σ-Δ ADC的出現，使輸出速率從每秒數百樣本提升至每秒百萬樣本（MSPS）級，應用領域顯著擴大。本文探討CT Σ-Δ ADC的架構，並與離散時間（DT）版本進行了對比分析。

有鑑於Σ-Δ ADC在工業領域的主要用途是精密訊號採集，因此訊號雜訊比（SNR）和ENOB是性能評估的關鍵指標。本文將利用ADI的訊號鏈設計器來類比常見工業場景，包括DC電壓、中高頻AC電壓、壓力感測器和電流檢波器，並使用AD4134（CT）和AD7768-1（DT）作為基準來觀測相應的SNR和ENOB性能。

DT Σ-Δ ADC的基本架構

調變器

圖一展示了Σ-Δ ADC的完整框圖，其中的核心模組是調變器。在DT Σ-Δ架構中，類比輸入訊號首先由取樣保持（S&H）電路擷取，然後進入調變器迴路。調變器以過取樣時脈頻率工作，並在每個時脈週期透過量化器更新輸出。此過程會生成一個高速、低位元數的數位位元流，作為後續數位濾波器和降取樣的輸入。

對此，可以透過一階Σ-Δ調變器的簡單線性模型來進行說明：

X（z）：輸入訊號

E（z）：量化雜訊（假設為加性白色雜訊）

H（z） = Z-1/1 - Z-1：積分器（延遲累加）

Y（z）：輸出訊號

基於回饋控制理論，輸出可表示為：

Y（z） = X（z） STF（z） + E（z） NTF（z）

其中：

訊號傳遞函數（STF）：STF（Z） = Z-1（代表一個純延遲）

雜訊傳遞函數（NTF）：NTF（Z） = 1 - Z-1（代表一個高通濾波器）

令Z = ejωt並轉換到頻域時，雜訊項的幅度為：|NTF（f）| = 2/sin（π f/fs）。當頻率接近零（近DC訊號或低頻訊號）時，|NTF（f）|接近零。由此顯示，雜訊在低頻時被有效抑制。

圖一 : DT ADC功能框圖

從系統層面來看，提高調變器階數會增加NTF中的零點數量，進而將更多量化雜訊推離訊號帶。這種頻域行為會進一步帶來整體SNR的提升。以一階Σ-Δ調變器為例，SNR可透過下式進行估算：

SNRmax =6.02N + 1.76 + 10log10(2L + 1 / ?? 2L) (1)

+ (2L + 1) 10log10(OSR)

如公式所示，調變器階數越高，SNR值越好。此外，公式中包含過取樣速率（OSR）。

過取樣

以取樣速率FS對一個類比輸入進行取樣時，奈奎斯特頻率定義為從DC到FS的整個範圍中的FS/2，雜訊通常以1 LSB的幅度均勻分佈（平坦）。圖二a展示了典型SAR ADC的特性：對類比輸入進行取樣時，雜訊基準在目標頻寬內（從DC到奈奎斯特頻率）保持平坦。

圖二b展示以KFS而非FS進行類比輸入取樣的影響，其中的OSR K通常取16或32。此取樣頻率顯著高於從DC到FS/2的目標訊號頻寬。過取樣帶來了多項優勢，最明顯的是抗混疊濾波器（AAF）設計得以簡化。

過取樣的主要優勢有哪些？首先，如圖所示，取樣以KFS的速率進行，因此奈奎斯特區間大幅超出了原來的範圍。儘管總積分雜訊功率保持不變，但現在其分佈在更寬的頻譜上。因此，基頻（目標頻段）內的雜訊譜密度顯著降低。

總結來說，類比輸入過取樣的主要優勢是頻帶內雜訊得以降低。OSR每提高一倍，SNR提升大約9dB（相當於解析度提高1.5位元）。

圖二 : Σ-Δ ADC的操作方案

雜訊整形和降取樣

接下來是數位濾波級，通常實現為sinc濾波器。再次觀察雜訊譜，由於雜訊分佈在更寬的頻寬上，頻段內雜訊進一步降低。Σ-Δ轉換器的一個關鍵特性是雜訊整形，其會將雜訊推向更高頻率，進而抑制目標頻段內的雜訊。圖二c展示了此一頻譜再分佈。由於這種整形效應，數位濾波器可以輕鬆衰減訊號頻寬外的高頻雜訊成分。

降取樣操作的原理是對訊號和雜訊進行平均處理。透過對數位濾波器的輸出進行降取樣，訊號被進一步平均。這個過程在數學上等同於讓訊號透過一個低通濾波器。直覺來看，降取樣操作能夠提升訊號品質，並降低雜訊基底。

CT Σ-Δ ADC架構

DT Σ-Δ ADC需要取樣保持電路先對類比輸入進行取樣；相較之下，CT Σ-Δ ADC省去了這個前端級，訊號直接進入調變器，取樣發生在量化器級，如圖三所示。

在DT架構中，取樣保持電路呈現容性輸入阻抗。內部取樣電容必須在非常短的取樣窗口內完成充電。設計一個驅動電路來確保快速充電和平穩建立，而不發生振鈴，以免取樣到雜亂或未建立的訊號，是一項重大工程挑戰。這通常需要用到高速、高精度運算放大器，但此類元件價格不菲，且會增加物料清單（BOM）成本和PCB佔用面積。

透過消除取樣保持電路，CT Σ-Δ ADC的輸入呈現阻性輸入阻抗，如圖四所示。驅動阻性負載比驅動容性負載容易得多。對於輸出阻抗較低的訊號源，訊號通常可以直接與ADC通訊，進而簡化整體訊號鏈設計。

圖三 : CT Σ-Δ ADC的功能塊

圖四 : 連續Σ-Δ ADC的訊號輸入路徑

此外，CT Σ-Δ調變器包含積分器、量化器和回饋迴路，以便持續追蹤和修正調變器的輸出。與相應的DT版本類似，CT Σ-Δ ADC採用數位濾波器和降取樣電路來執行雜訊整形、濾波與平均處理。這些電路級的基本工作原理與DT Σ-Δ部分所述的雜訊整形和降取樣過程一致。

工業應用中CT與DT Σ-Δ ADC的性能比較

為了評估CT和DT架構的實際效用，我們比較兩者在各種工業場景下的特性。

DC電壓測量

圖五 : 使用LTC6373、LTC6655B-2.5、ADA4945-1、ADR4540A、AD7768-1和AD4134的DC訊號測量電路

圖六 : DC訊號測量結果

圖七 : 1kHz AC電壓測量

圖八 : 500kHz AC電壓測量結果

精準測量DC和AC電壓是工業應用的基本要求。在圖五所示的應用電路中，AD4134的外部驅動電路被旁路，電壓源輸出直接與ADC輸入介面。正如之前討論的，這要歸功於CT Σ-Δ ADC的阻性輸入阻抗特性。

相較之下，採用DT架構的AD7768-1需要外部驅動電路來支援前端取樣保持級。圖六、圖七和圖八中展示的比較結果顯示，AD4134在所有測試場景下（包括DC、中頻AC和高頻AC電壓測量），均表現出優越的SNR和ENOB性能。

圖九 : 壓力感測器測量電路

圖十 : 壓力感測器測量結果

壓力感測器測量

壓力感測器測量電路（圖九）必須採用儀錶放大器作為一次側。對於AD4134而言，此一要求依然必不可少，因為壓力感測器通常具有較高源阻抗，需要高性能前端來保障訊號完整性。如圖十所示，相較於相應的DT元件，AD4134在此類應用中繼續展現出優越的SNR和ENOB性能。

電流感測測量

類似地，電流感測應用通常表現出較高的源阻抗，因此需要在一次側使用儀錶放大器（圖十一）。如圖十二所示，AD4134在此類應用中繼續展現出優越的SNR和ENOB性能。

表一全面比較了CT Σ-Δ、DT Σ-Δ和SAR ADC。從此一比較可以清楚看到，CT ADC具備多項優勢，包括更高的工作頻寬、更簡單的輸入訊號鏈設計和更強的抗電磁干擾（EMI）能力。然而，某些設計限制仍然存在，例如更有限的輸入共模電壓範圍。歸根究柢，工程師必須評估具體系統要求，選擇與設計目標最為契合的ADC架構。

圖十一 : 電流感測測量電路

圖十二 : 電流感測測量結果

表一：不同ADC的對比

?	連續時間SD	離散時間SD	SAR
頻寬	高	中	高
功耗	不隨頻寬擴展而增加	離散功耗模式	隨頻寬擴展表現出良好的調整能力
尺寸	由於AFE簡化，結構精巧	低至中等	可能需要較大AFE
抗混疊抑制	高	中	外部高階（若不過取樣）
EMI 穩健性	高	中	中
輸出資料速率	中/高	中	高
輸入驅動	阻性	開關電容	開關電容
AIN取樣頻率	固定	彈性（功耗模式/工作週期調整）	彈性
? 延遲	中等（原因是數位 filtering） 濾波）	中等（原因是數位 filtering） 濾波）	低
基準電壓源和AIN輸入/共模範圍	有限	軌對軌	有限

?

結論

根據分析和模擬結果，可得出以下結論。在許多精密工業測量應用中，CT Σ-Δ ADC憑藉固有的濾波特性，無需使用複雜的高階前端AAF。CT Σ-Δ ADC憑藉更高的工作頻寬，顯著拓寬了應用範圍，能夠處理超出傳統Σ-Δ架構能力的訊號。

CT Σ-Δ ADC具有阻性輸入阻抗，無需使用高速、高精度放大器作為驅動電路。因此，PCB尺寸和整體設計成本大幅降低。當訊號源具有較高的源阻抗時，訊號源與ADC之間仍有必要使用儀表放大器。否則，負載效應會導致訊號衰減和測量誤差。CT Σ-Δ ADC提供了一種更簡單直接的方法來實現多元件同步，對於複雜工業系統中的同步取樣非常重要。

（本文作者James Cheng為ADI 現場應用經理）