碳化矽（SiC）MOSFET为多种应用实现了高效率电力输送，比如电动车的快速充电、供电、可再生能源以及电网基础设施。虽然它们的性能表现比传统的矽MOSFET和绝缘闸双极电晶体（IGBT）更为出色，但驱动方式却不尽相同，在设计时必须细心处理。

以下是一些对碳化矽应用进行闸极驱动器研究时的范例：

· 具有正及负VGS的电源电压范围

· 共模瞬态抗扰度（CMTI）大於100 kV/μs

· 最大工作绝缘电压可达1700 V

· 驱动能力可达10 A

· 传输延迟时间和频道不匹配时间小於10 ns

· 主动米勒钳位

· 快速短路保护（SCP）（小於1.8 μs）

碳化矽MOSFET的一般驱动考虑

为满足这些规范，可以考虑几种单独的闸极驱动器技术。磁耦合驱动器是一个相对成熟的技术，但在磁场应用中也可能会产生问题。电容耦合驱动器可针对高电压应力提供有效保护，也有出色的外部磁场抗扰度，同时以最低延迟提供非常迅捷的转换。

然而这项技术仍然容易受高电场应用问题的影响。光耦合是较为传统的绝缘方式，非常有效，并可提供出色的瞬变和杂讯保护；但其曝光增益和LED特性会随着时间推进而逐渐减弱。

随着系统功率和频率增加，闸极驱动功率要求也会提高。设计人员应确保驱动器具备足够的驱动能力，根据（freq x Q_g）在所需的频率下保证MOSFET的导通。保持闸极驱动器内部FET R_DS（on）处於低位，可实现更高的电流输送和更快的开关速度，但是总平均功率要求取决於开关频率、总闸极电荷（以及任何其置於闸极上的电容）、闸极电压摆动以及并联碳化矽MOSFET的数量或P= （Freq x Q_g x V_{gs（total）}x N）。其中P是平均功率，Freq是开关频率，Q_g是总闸极电荷，V_{gs（total）}是总闸极电压摆动，N是并联数量。

我们需要特别注意最大VGS 额定值，转换时应允许振荡和过冲（图一）。其次，对於开通和关断来说，最大标称电源电压（15 V，－4 V）应确保安全操作和长期可靠性。在带有相对紧凑回??控制的实用设计中，可以达到+/-2%的开通和关断公差，而多绕组返驰式电源可达到+/-5%的公差。

图一 : 显示开关时典型的闸极驱动电压特性图

碳化矽MOSFET比矽MOSFET开关速度更快，所以碳化矽闸极驱动器的设计必定要能够承受更高dV/dt（转换期间漏极-源极电压变化率），因为这会对MOSFET造成振荡和损坏。在硬开关应用中，碳化矽MOSFET能够产生超过150 V/ns的dV/dt，所以推荐使用带有高CMTI额定值的驱动器。

PCB布局的建议及技巧

为了减少并联开关闸极回路中的循环电流，对称的PCB布局是极为重要的。另外，分开电流回路与闸极回路可以防止串扰，而增加阻尼效应（例如闸极电阻和铁氧体磁珠）可以防止闸极振荡，并且降低电压峰值和振荡。在MOSFET的闸极和源极两端之间置入一个小电容（100 pF至1 nF），可为高频杂讯电流绕过闸极提供低阻抗路径（图二）。

图二 : 碳化矽MOSFET抑制干扰和闸极振荡演示

以下是需要考虑的一些附加布局相关的事项：

· 保证闸极驱动回路和功率环路分开，尽量不要有任何交叠

· 由於碳化矽系统具备高di/dt和dV/dt，所以寄生电感和电容能够对性能和转换行为产生极大影响。对降低寄生效应的一些建议如下：

o 当使用通孔封装MOSFET时，尽量减短引脚长度

o 最小化闸极到MOSFET的距离

o 对於DC汇流排，使用低阻抗薄膜或陶瓷电容器

o 在DC汇流排以大量重叠方式供应讯号

o 最小化开关节点与其他汇流排和讯号的重叠

o 使讯号远离高频率磁性材料

o 让电源回路和闸极驱动器讯号分开

· 转换节点上的电容会增加损耗

· 汇流排环路中的电感会增加关闭时的电压过冲

· 闸极回路中的电感和电容，会降低转换速度和驱动电压的控制

· 并联应用电感或电容的不同会导致不平衡

并联MOSFET可提升应用的功率

并联MOSFET可实现大功率设计（比如交错并联升压转换器）。当用一个驱动器驱动并联MOSFET时，它们的闸极不应直接连在一起，而是将外置的驱动电阻单独应用到每个闸极。

而在开关转换期间，电源路径布局中的任何不对称都会在源极之间产生电压不平衡。杂散电感（范围介於1到15nH之间）也可产生不平衡的振荡电压，但是增加闸极电阻和增加铁氧体磁珠可以增加抑制效应以协助降低振荡和开关损耗。并且在每个碳化矽MOSFET的驱动回路的源极接线（Kelvin source）添加一个1Ω电阻器，可以大幅降低任何可能流动的高峰值电流，并可作为到V_GS的自动回??，有助於改善动态共享（图三）。

图三 : 增加闸极和源极电阻器以驱动并联碳化矽MOSFET

当使用模组时，有些相同规则仍旧适用。将开关节点对称地连接到负载，并确保从每个模组到DC汇流排的阻抗匹配非常重要。对模组进行并联时，设计人员可选择分享的闸极驱动器或者单独的闸极驱动器。分享闸极驱动器有助於消除不同驱动器之间的不匹配问题，但是很难对闸极驱动器进行对称布局，特别是对超过两个并联模组而言。器件间的时序偏差要较低，才可分离各个栅极驱动器。

图四显示布局并联MOSFET驱动器板的一些范例。

图四 : 并联MOSFET设计的PCB布局范例

负驱动电压保证更安全的操作并改善抗干扰度

通常情况下，MOSFET在0V时完全关闭。增加负闸极偏压会改善抗干扰度，并避免在桥式电路应用中出现误开通，但是单端型功率转换器（比如返驰式、升压或降压转换器）可以接受使用0V关断电压。当使用图腾柱拓扑时，高dV/dt和di/dt通常会导致串扰，并能在闸极生成振荡的电压尖峰，因此负电压关断（比如－4 V）能防止误开通，同时保证最大允许负压－8 V有足够的馀量。如果PCB布局已得到最隹化，只要没有误开通，负闸极偏压可以接近－3V或－2V（依次降低该偏压可以降低体二极体的正向电压）。

正、负闸极驱动电压解决方案有多种实现方式。例如专用15V/－3V整合电源元件可以协助降低零组件数量，而在一个稳定的18V输出後，加上电阻器和齐纳二极体生成－3V可以增加灵活性。另一个方案是使用带有内置DC/DC控制器的闸极驱动器IC，比如Si8281。最後，使用推挽电路 （比如来自德州仪器公司提供的TIDA-01605） 可以自订完整解决方案（图五）。

图五 : 利用TIDA-01605的推挽电路来为MOSFET驱动器产生15 V/－4 V

当MOSFET关断时，在图腾柱半桥设计中增加主动米勒钳位可以大幅降低串扰（图六是在400 VDC下使用C3M0060065J的对比 ）。为实现更好的钳位效果，驱动器须尽量接近MOSFET，这样杂散电感就会达到最小化。

图六 : 无米勒钳位（左）和有米勒钳位（右）的MOSFET驱动器对比图

其他推荐测试和微调

保护设计免受超载电流（或短路）的影响，是必须要考虑的问题；相较於电流分流器，大部分设计人员还是倾向於采用「去饱和」方式。虽然电流分流器能提供更精确的断路电平，但它消耗了很多电力，同时需要大量的PCB空间。因此电流分流器更多用於需要准确电流保护点的低功率应用。

对於碳化矽来说，去饱和机制表现出色，因为它没有引入额外的损耗，并能够用於大功率载荷和模组。然而，去饱和方式只会在Vds上产生跳闸，元件不会产生实际电流，这将增加跳闸的大小变化差距。图七显示了两个用於碳化矽MOSFET的设计，一个基於分流器，另一个基於漏极电压SCP设计，我们可以看到两者之间的差异。

图七 : 用於碳化矽MOSFET的基於分流SCP和漏极电压SCP之间的对比

针对SCP的设计非常重要，但是微调切断叁数却非常棘手。设计人员须充分保护碳化矽MOSFET，同时不允许任何误动作。「去饱和」电压水准须基於MOSFET的R_DS（on），连同最坏情况下的条件，包括高温、峰值电流和RDS（on）最大值进行选择。应基於转换过渡时间和抗干扰度来选择去饱和检测时间，同时须考虑最坏情况下的条件，比如低电流以及大电流波动。为确保碳化矽裸片无不利效应，Wolfspeed推荐以下保守建议：打开後检测时间为250－500 ns，在检测後软停机持续时间为400－1,500 ns，短路持续时间不超过1－1.5 μs。

在大部分碳化矽模组中，当元件装置仍处於波动（小於1 ms）且未饱和时，须检测短路故障。不同於IGBT，碳化矽装置的故障可能必须在短路电流到达峰值之前进行检测。可进行破坏性测试来检验这个特性，例如图八的测试例子。这项测试包含ADuM4177闸极驱动器和CAB450M12XM3碳化矽模组（额定值为1,200 V/450 A）。故障应在550ns内得到检测，并在之後360ns内关断。

图八 : 驱动器和碳化矽MOSFET的破坏性短路测试

总结

综上所述，碳化矽技术可实现高效率和高功率密度的系统，但须通过多个策略进行驱动。闸极驱动器须具备足够的驱动能力来降低损耗，并且在足够高的开关频率下运行时，它必须具备高CMTI、最低的寄生电感以及最隹化的去饱和检测和软关断特性。

当布局PCB时，要确保敏感讯号的对称性和短走线以防止串扰，同时使用被动元件，例如电容和铁氧体磁珠，也可有效抑制干扰。采用单独的闸极电阻以保持平衡，并以统一的方式保持冷却或热管理。

（本文作者Guy Moxey任职於Wolfspeed公司）