系统最佳化设计时，如何选择适当的SDRAM控制器非常重要，特别是检讨作业，经常发生研究人员忽略资料转送率是控制器的关键性指标。

最近几年IC设计越来越复杂，其结果造成市场强烈要求电子机器具备构成系统的各种要素，包含资料处理功能、晶片化汇流排等周边介面，以及实现泛用或是应用固有动作机制的理论性电路，能够全部微缩内建在体电路内部，此时为了使所有要素正常动作，必需使用高性能记忆体介面。

系统晶片（SoC）设计经常使用DRAM，不论是以晶片化DRAM（晶片组）为前提的设计，或是以外部DRAM次系统为对象的设计，几乎所有的系统晶片，都必需使用记忆体控制器。

使用记忆体控制器的次系统（memory sub system）含盖范围非常广泛，包含处理影像的画格缓冲器（buffer）、网路分享用的资料缓冲器、行动电话与数位相机等消费性机器的声音/影像存取器，都需要使用记忆体控制器次系统，因此上述系统晶片必需使用可以支援快闪记忆体、DDR2/3、携带型电子机器用DDR、显示卡用DDR的记忆体控制器。

然而实际上选择适合特定应用要求的最佳记忆体控制器却非常困难，某些情况只能迁就现况，使用一般泛用记忆体控制器，有鉴于此本文针对DDR SDRAM（Synchronous DRAM），深入探讨资料转送率以及如何发挥资料转送率等课题。

历史背景

控制器封装于系统晶片有两种方法，一种是使用独自开发的记忆体控制器，另外一种方法是向第三智产者（Third party Intellectual property）购买控制器的IP核心。

最近几年基于某些理由后者已经成为市场主流，主要原因是对控制器的设计、验证、测试、封装，等次系统开发无经验的工程师而言，控制器设计的成为复杂、高成本、高风险的工作。

目前DDR规格与支援的测试手法比较稳定，即使独自开发记忆体控制器，面临系统晶片化的快速发展时，采取独自开发记忆体控制器方式，几乎无法获得产品差异化的效果，相较之下外购IP核心，长期而言反而可以抑制成本，交货期的风险也能够有效降低。

工程师一旦决定使用外购IP核心，专注结合产品差异化的功能设计、开发，成为该阶段重要课题，此时必需决定成本、功能、尺寸、性能、延迟时间、消费电力等基本规格。

事实上除了以上规格选择之外，资料转送率具对系统晶片的功能设计有绝对性影响。所谓资料转送率是指理论上最大频宽，与实际可以达成的频域宽度，两者的百分比而言，因此正确判断资料转送率是否适合系统、控制器非常重要。

有关资料转送率，首先必需清楚掌握DDR SDRAM的存取特性，如果对SDRAM的存取时间一直都是相同时，就可以轻易量测次系统介面的资料转送率。

然而实际上DDR SDRAM记忆体与次系统的存取条件完全相异，因此存取时间也不相同，主要原因是DDR SDRAM的晶片内建4或是8个独立的记忆区块，记忆区域随时处于主动或是闲置（idling）状态，处于闲置状态的记忆区块，透过主动指令才会迁移至主动状态，接着将指示的资料收容在感测（sense up）的排列内，读取/写入操作期间则持续保管（keep）资料。

由于从行读取资料之前会要求over head，因此该存取需要花费一些时间。读取与写入的指令会使用位址，接着再存取收容在行的复数资料（2、4、8 Word）。由于控制器存取别行时会使使用中的记忆区块的感测回到闲置状态，因此此流程又称为预充（pro-charge）。

记忆区块完全变成闲置状态，一直到可以撷取下一个主动指令为止，需要一些时间，此时依照长存取时间的顺序，可以分成三种：

除此之外控制器的封装，还需要考虑更新（reflash）、pattern down、初期化等时序要件。必需注意的是记忆体次系统处理，从读取一直到写入的迁移，随着介面的反相会产生延迟，如果频繁发生延迟，记忆体的资料转送效率整体会大幅劣化。

资料传送效率的定义

如上所述资料转送效率是指理论上最大转送频宽时，记忆体介面提供实际可利用的资料转送频宽的百分比，例如DDR2 双列直插记忆体模组（Double In-line Memory Module；DIMM ），理论上最大转送速度为6400Mbps，实际平均转送速度为3200Mbps时，因此资料转送效率只有50％。

一般控制器的资料转送效率大多取25％～90％，这意味着使用非效率性控制器封装，会对系统主要特性产生很大影响，整体成本则大幅增加。此外受到记忆体存取特性的限制，某些场合不易实现高资料转送效率。

对记忆体的存取主要进行开放（open）行的场合，可以实现理论上最大频宽，相较之下对记忆体存取只进行分散性的场合，几乎不会发生对同行的存取。随着对不同行存取的频繁发生，处理时间与平均存取时间都会随着变长，因此整体的资料转送效率大幅滑落。

利用控制器可以根据资料的流量特征（traffic pattern）作高效率的操作组合，如此就能够减轻非效率性流量特征造成的影响。如果有某种新型得控制器，能够不依照记忆体存取要求产生的顺序执行，却将对同行的存取作组合（Grouping），或是执行最适当的读取、写入处理，或是快速执行高优先度资料的存取，此时只要透过彼此具备的功能与特征，就可以大幅改善资料转送效率。

控制器的分类与性能

基本控制器

所谓的基本控制器是指类似上述记忆体存取未作最佳化，依照产生的要求依序执行动作的控制器而言。此外对开放页（行）若发生存取时，存取花费的时间会变长或是变短。

基本控制器会随着循序存取（sequence access）与随机存取（random access）的不同，资料转送效率也截然不同。进行循序存取的场合，几乎所有的存取会标的（Hit）开放的页（行），因此它可实现高速时间，亦即最大的资料转送效率（接近100％）。相较之下随机存取的场合，几乎所有的存取不会标的（Hit）开放页（行），因此存取时间变长，资料转送效率则大幅下跌（大约只有20％左右）。表一是循序存取/随机存取百分比相异的3种流量特征的资料转送效率一览，三种流量特征分别是指：

《图一》

内容定址记忆体（Content Addressable Memory；CAM）控制器

对存取具备最佳化功能的控制器，若与基本控制器比较，前者可以大幅提高性能。表二是使用上述三种流量特征，对DRAM存取进行最佳化内容定址记忆体时，复杂控制器的资料转送效率一览。

使用这种复杂控制器时，要求会被保存在内容定址记忆体内部。产生新要求时，首先会对内容定址记忆体进行搜寻，接着再对保存以外的要求进行施最佳化，最后再作排列（queuing）。

如表二所示内容定址记忆体从8 entry开始，依序变成16、32、64，随着entry值的增加，它可以同时作更多的比较，其结果使得对复杂流量特征的资料转送效率获得大幅提升。

内容定址记忆体为8 entry的场合，随机存取为80％、循序存取为20％的流量特征，资料转送效率只有28％；随机存取与循序存取各50％的场合，资料转送效率可以提升至37％；随机存取为20％、循序存取为80％的流量特征，资料转送效率还可以再提升至59％。

内容定址记忆体（CAM）为16 entry的场合，资料转送效率对应各特征，分别是33％、47％、70％，换句话说32 entry与64 entry拥有同样的资料转送效率。一般内容定址记忆体（CAM）控制器与表1的基本控制器比较，一般内容定址记忆体（CAM）控制器可以实现大约两倍的资料转送效率，由此可知评鉴各种控制器封装互动要件时，资料转送效率是比较作业上非常重要的要素。

《图二》

转换系统的优点

记忆体次系统如果取得高资料转送效率，设计者就可以将此转换成低成本、低消费电力等系统优点。例如处理影像串流（video stream）、遥测串流（telemetry stream）时，即使对缓冲记忆体有很多时间性限制的应用，实际上只要满足某个固定量的频宽即可。

此处假设资料转送效率从70％提升至90％，此时即使用速度很慢的记忆模组，同样能够维持充分的系统频宽。目前速度很慢的记忆体模组，已经大量出现在一般市场，因此电子工程师可以轻易取得，而且价格很低廉。

低速记忆体模组对晶片与基板成本的抑制非常有效，同时它还可以使系统设计变得更容易，大幅缩短开发时间。类似这样的成本优势大多呈指数性关数增加，例如20％的资料转送效率与20％的成本削减，几乎是等号关系。

此外设计上最重要的基本特性，亦即记忆体介面提供的高资料转送效率，同样会与实现更高的系统性能直接划上等号。特别是演算以适当速度撷取资料的场合，它可以发挥最大能力，而且性能也是呈指数性关数增加，不过此时资料的取得相当费时，而且演算受到时序上重大限制，一直到系统回复到最大性能为止，要求许多操作循环，类似这样的失速如果频繁发生，系统原本的处理性能会大幅降低。

高资料转送效率与低消费电力化等系统要件也有直结关系，这意味着只要设计者充分应用慢速、低消费电力记忆体、I/O、处理器的特征再加以组合，基本上还是可以实现必要的系统性能。例如提高资料转送效率，可以使用更简易的记忆系统，大幅削减消费电力。此外处理资料流量期间产生的闲置时间如果变长，利用控制器的省电功能，同样可以降低消费电力。

设计时适当的资料流量选择，通常会针对几种一般性应用，再从表一选出适当的资料流量（traffic pattern），最后透过相异控制器的封装，进行各种资料转送效率的比较。资料处理演算最常发生随机存取，主要原因是许多情况，相同演算使用的变数与码（code）都是分散收容在记忆体，因此随机存取的机会非常多。

记忆体的应用主要是处理资料缓冲与资料保存，例如影像通讯的应用，进行撷取演算资料处理前后，会将整合至某结构的资料加以缓冲，此时类似这类应用循序存取比率会变高，如果使用散列表（Hash table）或是链结串列（Linked list），某些情况会以同等比例进行随机存取。

系统设计

在许多系统中，可以发现设计者大多试图透过记忆体次系统的资料转送效率提升，实现低成本、低消费电力、高效益等预期目标。由此可知资料转送效率是系统设计的关键性要件，设计上如何以最佳形式发挥资料转送效率的优点非常重要。

接着透过具体设计范例，介绍典型的效率分析顺序与互动要因的调整方法。具体设计范例共有两种，分别是「即时影像系统」与「系统设备的网路处理器」，利用这两个范例，深入探讨如何利用记忆体次系统的资料转送效率评鉴结果，介绍有效削减系统成本、消费电力、开发时间，同时化解互动要因诸多限制的具体手法。

即时影像系统

处理影像串流的即时影像系统，非常重视时间，因此记忆体次系统处理资料时，首要条件必需避免发生严重的延迟时间。例如摄影机器摄影的影像，先在摄影机器内部数位化，接着再透过高速连接，当成影像串流传送至影像处理器，影像处理器根据各影像画格，分割成封包储存在记忆体内，在这一连串处理之中，可能包含过滤（Filtering）或是某些扩充演算。

以上述设计范例的系统而言，受到影像处理记忆体频宽的限制，必需即时支援16的影像串流。影像串流是以1000×1000画素构成，各画格（3Mbyte）的彩色资料为24bit，每秒为24画格，此时各汇流（stream）要求的频宽会变成72Mbps（3Mbyte×24） ，为支援16的影像串流，要求1152Mbps的资料转送速度。

有关系统要件，为防止不明要因造成中断时影像资料遗失，必需维持0.3秒（345Mbyte）的影像资料，此时标准512Mbyte的记忆体模组，理论上可以充分支援上述要求。

虽然与标签表单（head table）、服务质量（QoS）资料、时戳（time stamp）有关的处理不会受到限制，然而实际上此系统有许多资料被依序存取，因此必需以20％随机存取、80％循序存取等流量特征进行评鉴。利用流量特征获得的资料转送效率，基本控制器的场合大约是30％；内容定址记忆体（CAM）控制器的场合，资料转送效率介于60％～90％之间，因此接着再考虑这些资料转送效率，对记忆体系统设计会产哪些影响。使用标准64位元宽/512Mbyte记忆体模组的场合，如表2所示，会面临复数选择的困扰。

例如针对系统频宽，如果使用8 entry的内容定址记忆体（CAM），达成59％的资料转送效率为前提时，可以获得比基本控制器大2倍的频宽。若使用DDR2-400记忆体模组，可以实现1888MByte/s的频宽（32208MByte/s×59％），如此就能够充分满足1152MByte/s的系统要件。

通常记忆体模组速度越低，消费电力与发热就越少，此外系统的其它部位有可能以低速动作，这些都是选择记忆体模组时必需检讨的细节。反过来说如果使用高资料转送效率，而且具备类似内容定址记忆体（CAM）最佳化功能的控制器，理所当然系统整体可以获得更大优点。

《图三》

系统设备的网路处理器

有关系统设备网路应用的网路处理器，它除了记忆体次系统的指令资料之外，还需要存取封包资料。此处假设随机存取与循序存取都是50％，而且占用大部份应用演算的分散/聚集演算法（Scatter/Gather Algorithm），进行随机存取的情况居多，相较之下封包资料与指令资料，则以进行循序存取的情况居多。

上述应用会一次处理与复数埠有关的作业，因此要求1500Mbps极高的频宽，此时基本控制器如果进行各50％的随机存取与循序存取，如此一来资料转送效率就变成20％ ，最大频宽要件则变成7500Mbps（7500Mbps×20％＝1500Mbps）。

根据表三可知DDR2-1066记忆体模组，确实可以实现8500Mbps的最大频宽，如果使用基本控制器，为满足频宽要件就必需选择DDR2-1066记忆体模组。

若是32 entry的内容定址记忆体（CAM），以上述流量特征的条件而言，理论上可以获得53％的资料转送效率，此时记忆体模组若使用具备3200Mbps，最大频宽的DDR2-400 ，就可以达成1696Mbps（3200Mbps×53％）的频宽。

综合以上讨论获得以下结论，亦即基本控制器要求的高效益模组，与具备类似内容定址记忆体（CAM）最佳化功能的控制器，最后的选用完全取决于记忆体模组的价格差异。假设设计上必需使用高单价记忆体模组的前提，相对的系统整体的成本可能会暴增，价格竞争会非常不利。此外随着高单价记忆体模组的使用，会产生高消费电力、低可靠性，以及交货期冗长等弊害，因此以本范例而言，具备最佳化功能的控制器成本上比较有利。

结语

以上介绍选择控制器时，具有指标性地位的资料转送率重要性。掌握资料转送率才能进行系统结构的互动关系分析，与系统最佳化设计。此外以资料转送率为平台，还可以有效化解成本、消费电力、开发时间、可靠性等错综复杂的因果关系。