账号:
密码:
最新动态
产业快讯
CTIMES / 文章 /
先进封装Wafer-Level Package与TCP市场
 

【作者: 黃國晉】2000年04月01日 星期六

浏览人次:【40213】

晶圆级封装(Wafer-Level Packag,WLP)是以晶圆(Wafer)为封装处理的对象,而非如传统的封装系以单一芯片(Die)为加工的标的。因此,晶圆级封装的制程已颠覆了传统封装流程,更引发半导体产业链之丕变。而晶圆级封装则在进行切割前即已在晶圆上完成所有的封装动作,故几乎所有制作过程均在晶圆厂完成,而排除了封装厂的传统制程。


晶圆级封装颠覆半导体制程

换言之,晶圆级封装业已模糊了半导体IC在封装及测试的地位,却强化了晶圆厂的角色分量,亦即将封装测试纳入晶圆厂的制造体系之内,使封装测试内化为晶圆厂的生产流程。一旦如此,对封装及测试业的架构与生态将产生重大的影响,而就整体产业链中各别产业的定位将更趋模糊。再者,产业分工体系也将回归整合态式,自80年代IDM解体以来,打破纵向产业的结合,创造出垂直分工的产业模式,但随着成本、管销及资源共享的发展下,整合的态势卓然而起,逐渐地使垂直分工受到相当大的挑战,故由晶圆级封装的出现更可体现出业界为使成本最小化及制程最简化的一大象征。


晶圆级封装相对于传统的IC打线、导线架产业都出现革命性的转变,晶圆级封装等于是把许多封装步骤都取代掉了,当一片晶圆从代工厂出来后,就直接在整片芯片上进行封装制程,最后切割下来时,已经是一颗颗封装好的IC成品,在时间及成本上都很经济。


晶圆级封装的介绍

晶圆级封装(WLP)是延续CSP及与Flip-chip制程相通,而晶圆级封装主要是要简省后段制程,不再以W/B的芯片链接方式,而以晶圆厂的设备及制程以完成传统封装所能达到的工作。其构装组件的外接讯号点皆属内缩(Fan-in)的排列型式,构装组件的尺寸与晶粒大小为1:1,承载基板为薄膜基板(Thin Flim Substrate),以类似覆晶的技术与晶粒连接,不需加入填胶制程,然后在晶粒面上以Area Array排列方式完成讯号接点(I/O)的重排。


(一)推动晶圆级封装的几个理由:

  • 1.在晶圆层次及藉由晶圆厂之材料及设备以完成封装之目的


  • 2.使用标准之半导体制程以光罩等设备以因应设计上之改变并得以确保时效


  • 3.排除因材料供应及设计变更而消耗之转换成本


  • 4.直接延续标准晶圆之制程可维持成本之掌控,无需再委外封装


  • 5.直接依客户之需求而作调整,并同步完成制造及封装之工作,可节省客户另寻封装所负担之成本


  • 6.测试方面可减少传统制程需多次测试之缺点



(二)应用范围:

  • 1.Body size:<100 I/O 0.5~0.8mm Pitch


  • 2.Applicable IC:


  • Flash Memory


  • DRAM(>64M)


  • MCU


  • Passive components


  • Liner Ics



(三)结构及制程:


1.结构:

埠端重布层(I/O Redistribution Layer)


应力缓冲层(Stress Buffer Layer)


护层(Passivation Layer)


2.制程:

薄膜沉积(Thin Film Deposition)


微影(Photolithography)


蚀刻(Etching)


电镀(Plating)


印刷(图一)



《图一 Wafer-Level Package Prpcess》
《图一 Wafer-Level Package Prpcess》

在制程上多属晶圆厂的黄光制程,并非传统封装厂所熟知者,但相反地,却与Flip-chip Bumping有其相通之处,故就此制程及经验上而言,晶圆厂确实比传统封装厂进入障碍较低,而上述制程可视为IC全制程的一部分,则从晶圆制造经封装测试后即交与客户手中,而无需再透过封装的程序加工。


(四)市场现况:

1.全球市场情境

现今市场可见的Wafer Level Package,除了单芯片外尚有多芯片(Multichip)的3D堆栈(Stacked)之封装型态,在类型上可述之如(表一)。Wafer Level Package市场上现以CSP型态为主,在估量上则如(表二)。



《表一 个类型封装芯片》
《表一 个类型封装芯片》
《表二 WLP与CSP型态数量比较》
《表二 WLP与CSP型态数量比较》

2.国内市场情境

国内在Wafer Level Packag尚属萌芽导入期,故在Solder Bump的供应上仍嫌不足,且需求尚不明显,故国内封装业界介入者不多,如众晶引进Shell Case的Wafer Level CSP,但实际情形仍不明朗,但由最近无论晶圆厂或封装厂皆逐步地朝Flip-Chip Technology发展。换言之,发展Flip-Chip Technology可谓进军Wafer Level Packag的前置阶段,可归纳如下:


日月光

封装大厂日月光日前与美国凸块(Bumping)制程专业公司FCT(Flip Chip Technologies)签约,将移转FCT专长的凸块制程,计划在明年第一季量产覆晶(Flip Chip)封装技术。目前国内专门以凸块制程为营业项目的公司有三家,分别为福葆、颀邦、及慎立科技(鸿海、联电及硅丰所合资),但客户群仍以液晶显示器厂商为主。台积电也在评估是否要在晶圆厂内增设凸块制程,预计今年之前会完成评估。日月光与FCT的策略联盟,拉开了国内半导体封装业者进军覆晶领域的热身运动,将来更可提供前来台湾下单晶圆代工的半导体业者,一套完整的构装解决方案。


日月光这次选择结盟的FCT公司,是美国已经开始接单量产的凸块制程公司,其制程是以钢版印刷的方式,在晶圆表面的I/O上长出金属凸块,这种钢版制程有别于国内三家厂商以电镀的方式长凸块。据悉日月光已有数家客户提出对覆晶技术及凸块制程的需求,尤其在台积电与联电等代工大厂逐渐走进0.18微米后,使用到覆晶技术的产品也越来越高。日月光预计在今年第三季开始引进设备,明年第一季提供客户包括凸块制程的覆晶封装技术。


硅品


硅品在二年前就参与投资晶圆凸块(Bumping)技术公司APTOS(在园区设厂名为慎立科技),在其中占五%的股份。同时还投资了一家前任安南美国公司总经理所创立的ABPAC公司,金额有一千万美元,占这家公司股份的37%,进行覆晶式技术的开发,最近也派出硅品的团队至美国移转技术,并开始为客户设计工程样本。


覆晶式封装适合于高I/O、高频、高密度的IC,最先采用此封装技术的应为绘图芯片及芯片组,目前硅品为客户展开设计的产品是绘图芯片,其预测公元二千年时台湾厂商的芯片组产品对覆晶技术的需求会提高。此外,硅品还参与投资美国Artest公司,投资额四百万美元,约占30%的股份。Artest是逻辑及混合式讯号IC的测试厂,去年营收有四百万美元,针对下一世代的晶圆级封装,硅品去年初投资一百万美元在美国波士顿的EPIC公司,已经向客户交出工程样本。


华治科技

华治科技亦积极介入先进封装技术,如MCM、Flip-chip等技术以做为进入Wafer-level Packaging的准备。其他如福葆、颀邦及慎立亦从事晶圆凸块的封装技术。


3.小结

表二中虽然WLP的预估占有比率在CSP之中仍属微不足道,但长期来看,此种封装技术(以Flip-chip Technology为连接芯片的制程),一则足以改变传统晶圆厂及封装厂间供需的关系,转变为竞争的关系;二则对Design House及模块厂亦因流程的转变而导致新的产销模式及供需生态;三则Intel针对内存(DRAM、Flash Memory)已着手计划WLP的转型,将大幅采用Wafer-level Packaging的比例。故此股势力在半导体业界蓄势待发,尤其以内存为大宗的厂商所受的影响较大,但需求时间上在未来三~五年内仍不会明显,而产品区隔上或许只对特殊的产品或因应特别的产销状况而产生。


未来发展及对策

晶圆级封装(WLP)的提倡,主要仍以晶圆厂的标准制程来取代现有封装测试的制程,亦即经过晶圆测试、封装直接以SMT的方式上Board(DIMM/MB),而传统封装及测试流程在测试上除Wafer Probe外,封装完后仍需测试成品的良窳,而将IC SMT至Board后尚须整条DIMM作测试,中间程序繁多所费成本增加许多。且倡议者最主要的论点是简化IC制造流程,则配合晶圆厂现有设备及材料配合Flip-chip Technology的凸块制程,以颠覆传统封装的生态。未来WLP发展的方向及其影响层面可归纳为以下几点,相关因应对象则可参考(表三):



《表三 因应对策》
《表三 因应对策》

1.以内存为发展目标,以符合标准化之生产流程。


2.形式打破垂直分工体系,但实质上封装测试厂仍将扮演一定的分工角色。


3.Design House、晶圆厂及封装测试厂、内存模块厂产销生态将会产生既竞争又结盟的关系。


4.发展WLP成功与否在于KGD的解决、Solder Bump的供应、市场的需求及生产体系改变的风险承担性。


5.WLP的发展仅能适用于特定芯片,故不致于大幅影响现有封装市场的架构,因此,纵使改变产销生态,但其影响强度不致于太大(特定区隔)。


6.WLP的制程现阶段仍将以分工为主,例如:晶圆厂专司晶圆制造、Bumping由专业制造厂提供、封装厂仍负责Bumping加工后的后段流程,但可发现的是与传统封装制程歧异性颇大。


7.因第6点之故,则制造厂、Bumping厂及封装厂、模块厂可能形成一个新的产销体系,故短期不致于发生完全由晶圆厂制造的情形发生,此由国内发展情形似可略知一二。


8.若WLP发展顺利,则封装厂一则应以Flip-chip为开发目标,并加强与制造厂、Bumping厂、模块厂的联盟关系;二则Logics的客户比例应设法提高,以调合WLP增加所造成的内存封装型态的消长。


TFT-LCD驱动IC带动TCP封装

液晶显示器是利用液态晶体的光学性来达到显示的效果,即把液态晶体灌入两片真空的玻璃之间再加上电压,并适当控制间距,便能改变入射光的偏转特性。而目前引起国内厂商投资热潮的TFT即挟其轻薄短小省电的特性,创造出许多电子应用领域,如电子表、计算器、电子字典、掌上型电视、笔记本电脑,而未来在「后PC时代」使用TFT-LCD将成为许多产品的显示配备。目前LCD的应用触角正逐步从笔记本电脑扩展到桌面计算机监视器,甚至家用电视领域及其他小型的携带式产品,产品从大尺寸精细的HDTV及PC监视器,到壁挂电视及投影电视均有跨足,至于笔记本电脑、PDA、电子字典等新兴应用领域更是称霸天下。


相关产品虽然都是应用LCD做为显示器,但却是不同的使用目的,因此在产品的设计上,必须具有专业技术来辅助完成,此股趋势从近来业者大量地投资,及面板供应仍嫌不足的盛况即略知一二。而TFT-LCD驱动IC更是不可或缺的零组件,受到笔记本电脑用TFT-LCD市场需求面的影响,TFT驱动IC的需求也跟着持续增加;同时LCD 监视器的应用急速增加,因此有人预测从1998年下半年至1999年,驱动IC的市场需求将趋紧。


在供货商方面,除了SHARP、东芝、NEC、日立、SEIKO、EPSON厂商之外,TI、Oki、Cirrus、三洋电机也加入生产行列,故主要关键技术仍掌握在日韩厂商手中。驱动IC过去多为传统封装型态再透过SMT的制程与LCD面板作结合,但随着LCD要求薄型化之下,已转由TCP、COG、COF取代之,虽仍有一些对分辨率要求不高的LCD仍沿用传统的SMT结合,但绝大部分已转成TCP,此方式与Assembly现有制程有不小的差异性存在。


目前驱动IC由于台湾晶圆厂对于制程及IC设计较不成熟,加上初期台湾各TFT-LCD厂多会依据日本合作厂商的驱动IC规格进行采购,没人愿意冒险使用其他货源,因此生产TFT显示器所需的驱动IC几乎都来自日本,而现在能提供驱动IC外销的日本厂商家数有限,以TI、恩益禧、松下、日立等大厂为主。对于未来大量生产的台湾TFT-LCD厂而言,驱动IC的供货不足也容易形成发展障碍,而相关产业配套的成熟度亦深深地影响着未来的发展潜力,据悉国内封装业者日月光、南茂、硅品、华泰及飞信等厂商正积极在开发TCP封装型态,以因应TFT-LCD驱动IC时代的到来。


由于IC无法直接与玻璃基板结合,因此,必须经由构装的处理以完成两者的接合,简介如下:


1.SMT的接合:

传统上驱动IC亦经由Assembly做封装,再经封装好的IC透过SMT技术焊接在PCB上,再以软性电路板(FPC)和LCD面板作接合。此方式为最早期的技术,惟随着面板体积及薄型化的要求下,由于无法达成微间距的条件,因此,渐渐地被其他种封装型态所取代,但现仍有部分低分辨率之面板亦以此做为主要的封装型态(图二)。



《图二 SMT的接合》
《图二 SMT的接合》

2.TAB的接合:

TAB的技术就Chip Interconnection的演进而言,主要系为替代Wire Bonding,随着薄型化之要求,遂成为LCD构装的主要技术,在日本TAB技术又称为TCP(Tape Carrier Package),其又可区分两种型态分别为ILB(Inner Lead Bonding)与OLB(Outer Lead Bonding)。前者,从Tape的设计及制造、Bump的制造内引脚接合及封胶、测试;后者,只卷带上的引脚与LCD面板及PCB间的接合技术(图三)。



《图三 TAB的接合》
《图三 TAB的接合》

3.COG(Chip On Glass)的接合:

乃是将直接长好IC的芯片长Bump,再直接接合于LCD的面板上。制程上先将面板清理干净(用溶济或电浆),以ACF(异方性导电胶)接合材料,再将长Bump的IC黏合,此为芯片与玻璃结合的部分,而对于外送的讯号则以FPC(Flexible Print Circuit Board)做媒介。但其缺点为修复不易,若欲维修必可能损害玻璃基板,成本所费不少(图四)。



《图四 COG的接合》
《图四 COG的接合》

4.COF(Chip On Film)的接合:

乃是由TCP技术衍生出来的,将IC及被动组件直接与Film接合,再以ACF做接口材料结合在玻璃基板上。由于此封装形态重量轻、容易修复、高密度间距构装,此为目前最新的发展技术(图五)。



《图五 COF的接合》
《图五 COF的接合》

结论

从「后PC时代」衍生而来的信息家电产品概念,将信息和家电的优势结合于一身,是目前大多数厂商较为具体化的概念,以台湾厂商目前对标准所掌握的程度来看,未来要摆脱技术或产品跟随者的角色并不容易。惟其中还是有一些特殊性的应用产品,台湾厂商仍具有开创的机会,而要在「后PC时代」中占有先机,产品的差异化以及提升附加价值才能拥有真正的竞争力。


过去台湾封装业者所面对的客户大都属于Fabless,产品多属标准化,规格、特性均有一定的规范可遵循,但随着IDM的委外日盛,订单的规格恐须朝多样化及机动化方向发展。再者,下游产品种类日益增多,尤其消费性及通讯性产品的兴起,着重3C的结合,故芯片的集积度会更加地繁杂,而封装的需求将会随着芯片种类的特性及其应用而发生重大变革,不再局限于现有的产品型态。


相反的,客户着重的是如何将他们的芯片或构想应用在适合的封装型态上(Interconnecting the consumer's ideas to the right packages),此意味的是提供客户合适的封装型态而非从代工厂商的角度出发,依客户的产品应用而提供不同的解决方案,此即表示芯片种类即使一样,但应用途径不同,可能需使用不同的封装型态,而未来产品的多样化将造就差异性的市场,则封装厂在产品技术的改进及配合客户的需求上将成为发展重点。


先进的关键封装技术(Wafer Level Package/Flip-chip Package/TCP/3D Package)将随着下游消费、网络信息产品的普及而渐趋成熟,而面对「后PC时代」的种种变革将带动产业间的重新定位,PC将跳脱现有形体限制及传统所赋予的机能,呈现无所不在的面貌,未来PC将内化成为信息家电、网络等用品的核心,而且完全异于现有的模式,而多元化的产品将掀起新一波的产业革命,亦将颠覆PC现有的地位。


处于半导体中的封装业对于此风潮亦不得不寻求新颖及符合市场的突破,而这种变动将是未来封装业界极需面对的一大课题与挑战。传统的封装型态虽然仍维持其一定的市场需求与定位,但随着多元化产品的刺激下,将会带动封装界的研究发展能力及创新的契机,而先进的封装产品会成为这一波变动的推进原动力。


相关文章
以霍尔效应电流感测器简化高电压感测
以固态继电器简化高电压应用中的绝缘监控设计
以半导体技术协助打造更安全更智慧的车辆
适用於整合太阳能和储能系统的转换器拓扑结构
氮化??在采用图腾柱 PFC 的电源设计中达到高效率
comments powered by Disqus
相关讨论
  相关新闻
» SEMI:2023年全球半导体设备市况 出货微降至1,063亿美元
» Microchip扩大与台积电夥伴关系 日本建立专用40奈米制程产能
» 贸泽电子即日起供货德仪TDES9640解串器中枢
» 台积电携手半导体中心推动台湾半导体研究升级
» 日月光以VIPack小晶片互连技术协助实现AI创新应用


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK84GB5AK7MSTACUKU
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw