Tensilica日前宣布该公司已在设计自动化领域取得一项重要突破，利用公司新的XPRES (Xtensa PRocessor Extension Synthesis) 编译程序从标准C程序代码自动产生优化的可配置组态处理器设计。这套工具可用来迅速发展优化的系统单芯片 (SOC) 组件，设计人员不需要使用VHDL或Verilog之类的设计语言来发展他们的硬件，这能为他们省下数个月的设计和验证工作。

设计人员只需输入他们利用标准ANSI C/C++语言所设计、并且想要优化的原始算法，XPRES编译程序就会在Tensilica自动化处理器产生技术的配合下，自动产生缓存器转移层级 (Register Transfer Level，简称RTL) 硬件描述和相关的软件工具链。在不到一个小时内，这套工具就会以预先完成验证的Xtensa LX处理器核心型式提供最后的硬件方块，它所固有的可程序能力使得客户设计享有未来保障，同时避免客制逻辑验证的相关成本和风险；除此之外，相较于工程师自行发展的RTL方块，就算其中包含许多并行运算、高效率数据型态以及多组优化、很宽、很深的处理管线，这套工具所产生的RTL无论在效能或效率上都不遑多让。

Tensilica总裁暨执行长Chris Rowen表示，XPRES编译程序是Tensilica愿景的下一步，其目标是以多个可配置组态处理器，而非RTL方块为基础，实现自动化的IC设计和轫体发展程序。在XPRES协助下，Tensilica得以自动决定那些功能应由硬件加速，然后为这些功能产生完整的硬件／软件解决方案，不必撰写RTL程序代码 – XPRES编译程序会自动产生所需的RTL程序代码，并预先验证以确保它们建构正确 (correct by construction)。