Mentor Graphics推出Catapult C Synthesis，能利用无时间性C++语言 (untimed C++) 产生高质量缓存器转移层级 (RTL) 描述的算法合成工具，速度最快可达到传统人工方式的20倍。有了Catapult C Synthesis，设计人员就能大幅减少RTL的实作时间，改善设计流程的可靠性，同时将硬件缩小。Catapult C Synthesis主要用来协助设计人员为次世代的运算密集应用发展ASIC以及FPGA组件，例如无线通信、卫星通讯和视讯图像处理。结合系统层级和硬件设计，Catapult C Synthesis可以搭配Mentor Graphics ModelSim仿真器，为以C语言为基础的设计流程创造出基本架构。

Mentor Graphics设计建立与合成部门总经理Simon Bloch表示，Mentor与专门设计高复杂性组件的重要电子厂商密切合作，共同发展和证明Catapult C Synthesis工具的优点。根据超过10个Tapeout的结果显示，这些公司都能产生可靠硬件，其体积最多减少一半，而且所需时间大幅缩短。毫无疑问的，Mentor Graphics的Catapult C Synthesis工具将对未来以C语言为基础的ASIC和FPGA设计产生重大冲击。

Catapult C Synthesis可以对核心算法及界面都是无时间性的C++原始程序进行合成，也是目前唯一具备这项能力的工具，这让设计人员得以针对各种微架构和界面设计执行详细的what-if 分析，进而产生完全优化的硬件设计。设计人员可以利用标准RTL合成产品将此工具产生的RTL合成为逻辑闸，例如用于ASIC的Design Compiler以及支持FPGA的Precision® RTL。

易利信行动平台部门EDA暨设计方法协调项目领导人Peter Nord表示，他们能将逻辑闸数目减少31%，由于这与硅芯片面积及功耗紧密相关，因此结论不言自明。Mentor与易利信合作发展以C语言为基础、并能满足易利信需求的工具，易利信认为这是非常好的合作经验。