台灣整合記憶體架構

隨著AI軟硬體不斷演進，記憶體的重要性如今已幾乎與算力並列，成為最重要的戰略資產。

由於大語言模型與生成式AI規模不斷擴大，記憶體的重要性已幾乎與算力並列，成為AI時代最重要的戰略資產之一。根據TrendForce最新調研指出，全球記憶體市場規模預計將從2025年的2200億美元，暴增至2026年的8,900億美元。

其中高達6,700億美元的增幅，甚至超過了智慧手機、個人電腦或伺服器單一市場的總規模。預計到2027年，全球記憶體產值將進一步上修至逾1.28兆美元，年增率約44%。

韓國化身台灣最大逆差國

然而，根據經濟部國際貿易署統計，2025年台灣自韓國進口金額達1.94兆元，年增45.61%；對韓出口為8,379億元，年增28.03%，全年逆差擴大至1.16兆元新台幣，創下歷史新高，也讓韓國成為台灣最大貿易逆差來源國。

這項數據背後的根本原因，在於台積電為輝達（NVIDIA）等全球半導體大廠生產AI GPU時，仍高度依賴韓國供應的高頻寬記憶體（HBM）。這項緊密的供應鏈合作帶動韓國對台出口快速成長，相關金額從2023年的3,114.1億元，躍升至2024年的6,990.6億元，其中HBM出口年增幅更是超過8成。

隨著HBM與高階晶片需求持續升溫，台韓之間的科技供應鏈互動，無疑將是未來的觀察重點。至於該如何從中尋求取勝的突破口，不妨可聽聽來自韓媒的看法。雖然雙方正共同受惠於AI半導體產業的蓬勃發展，就業市場卻呈現截然不同的局面的對比。

依韓媒Chosun Biz引述韓國資料及統計部數據指出，儘管韓國當前的經濟指標接近繁榮，但其25~29歲與30~39歲族群的勞動參與率與就業率，各項數據皆不如台灣。

造成台韓就業市場差異的核心因素，就在於兩國半導體產業結構的不同。台灣在系統半導體領域擁有深厚的生態系，涵蓋IC設計、晶圓代工到後端製程封測，工作機會能廣泛分配給不同公司。反觀韓國主要集中在半導體的記憶體，且設計、製造、後端製程多數在大公司內部執行，即便出口量大幅成長，也無法對整體就業市場帶來廣泛的外部效益。

根據資策會產業情報研究所（MIC）預測，台灣半導體產業占全球先進半導體製造產能超過6成，2026年產值可望達新台幣7.1兆元，年成長率達24.4% ，主要成長動能來自高頻寬記憶體（HBM）、GPU 生產及先進封裝技術。

目前AI基建最需要的高頻寬記憶體（HBM）市場，仍由韓國的SK海力士、三星電子與美國的美光（Micron）所掌控。由於HBM本質上是透過多層DRAM晶片堆疊而成，因此每一世代DRAM技術的進步，都將直接影響下一代HBM產品的效能與容量表現。這也讓三大儲存原廠在DRAM技術節點與先進製程上，展開了激烈的軍備競賽。

圖一 : 每一世代DRAM技術的進步，都將直接影響下一代HBM產品的效能與容量表現 。

記憶體大廠陷HBM軍備競賽

其中，三星電子的主力DRAM產品目前仍採用現階段平面DRAM技術中最先進的1c製程生產，大量運用極紫外光（EUV）微影技術與金屬閘極結構，並已導入最新HBM4產品。

更在下一代1d DRAM（相近於美光所稱的1-delta製程）中首次導入全新的「電容垂直堆疊技術」，取代過去記憶體單元橫向排列的設計，藉此大幅提升記憶體密度，這將成為未來HBM5E的重要基礎技術。

該新架構將記憶體單元與周邊電路分別製作於不同晶圓，再透過先進製程整合，大幅提高了製造複雜度與技術門檻。

作為目前的市場領頭羊，SK海力士已正式向主要客戶提供新一代AI用高頻寬記憶體產品HBM4E 12層堆疊樣品。藉此趕在輝達與超微（AMD）下一代AI晶片平台即將問世之際，積極爭奪商機。

在封裝技術上，SK海力士採用其核心的Advanced MR-MUF（Mass Reflow Molded Underfill）技術 。除了實現大容量堆疊，更使其新產品熱阻較HBM4降低約17％，大幅改善在高效能運算環境下的散熱表現與穩定度。市場普遍預期，HBM4E將成為下一代AI伺服器與超大型資料中心，包括NVIDIA Rubin Ultra與AMD Instinct MI500等高階AI加速器的關鍵元件。

表一：三代HBM規格比較表

三代HBM規格比較表三代HBM規格比較表
規格	HBM4E	HBM4	HBM3E
容量	48GB	48GB	36GB
堆疊高度	12層	16層	12層
晶粒密度	HBM3E的1.5倍	較HBM3E增加33%	--
單一接腳資料傳輸速度	最高可達16Gbps	3.2 Gbps	1.2Gbps
記憶體頻寬	1.5 TB/s	高於HBM3E	1.2 TB/s

但在思考台灣半導體產業的戰略佈局時，必須具備更宏觀的系統視野，AI伺服器的運作絕非僅以HBM為核心。過去台灣是全球公認的晶圓代工與系統代工強國，但到了AI時代，台灣更應順勢轉型為「架構整合國」，核心願景是「讓AI系統離不開台灣的記憶體」。

先進封裝COPOS異軍突起

當生成式AI進階到了Agentic AI，底層運算基建正面臨模型規模大到單顆晶片無法容納的實體極限，這使得先進封裝技術成為延續算力成長的核心解方。前AI先進封裝的主流材料體系主要分為兩大路線：

一是以ABF載板為代表的有機基板，其核心弱點在於熱膨脹係數（CTE）過高。當封裝面積擴大且熱設計功耗（TDP）逼近數千瓦級，反覆形變極易引發翹曲，導致晶片與基板間焊點無法有效接觸而良率崩潰。

二是CoWoS架構中的矽中介層（Silicon Interposer），卻受限於圓形的面積與昂貴的成本結構，一旦封裝需求超越約5.5倍光罩的覆蓋範圍，擴展潛力便幾乎耗盡。在這樣的背景下，玻璃基板（Glass Substrate）與玻璃中介層（Glass Interposer）正式進入產業視野。

儘管玻璃材料優勢顯著，但其先天熱導率極低（幾近熱絕緣體），業界目前的解方是在玻璃基板內佈設散熱通孔，透過垂直的銅金屬導熱路徑彌補劣勢。要讓玻璃具備互連能力，關鍵製程在於製作出玻璃通孔（Through-Glass Via, TGV）。

既是整項技術中最難攻克的核心關卡，傳統機械鑽孔或高能雷射燒蝕容易在孔洞周圍產生大量微裂紋（即SeWaRe效應），最終會引發基板破裂，使量產良率幾近歸零。為了超越既有的物理極限，台積電正強攻CoPoS技術，並加速建置生態系。

因此將先進封裝從傳統圓形晶圓級製程的尺寸推向更大面積的方形面板級製程尺寸。近期在世界級展覽日本JPCA Show 2026上，台積電簡報中一張名為「Glass Substrate Development for CoWoS」的投影片流出，引發全球科技界廣泛關注。

該投影片證實了台積電已正式與Ibiden及群創光電聯手開發玻璃核心基板（Glass Core Substrate）。其中「CoP」，旨在解決生產效率與切割經濟性的問題，主要影響的是成本與價格，屬於「可選的絕佳優化選項（Very-nice-to-have）」。

「oS」旨在克服封裝翹曲（Warpage）與耐久性難題，屬於決定下一代AI晶片能否成功製造與正常運作的「必需品（Must-have）」。這解釋了為何台積電在實驗階段選擇優先將oS與現有的CoW技術搭配驗證，而非與CoP搭配，目的是搶先打通最關鍵的技術形變瓶頸。

目前這項三方合作已在複合材料的機械結構驗證上取得重大突破 。該技術實作採用玻璃上下各黏合ABF的三層複合結構設計，將玻璃核心夾於兩層ABF積層之間，測試層數達24~28層，這也是2027~2028年AI晶片的主流規格。

圖二 : 當生成式AI進階到了Agentic AI，底層運算基建正面臨極限，這使得先進封裝技術成為解方 。

CoPoS最迷人的地方，在於它把AI封裝從「晶片故事」推向了「設備與材料的故事」 。由於大量放量仍需2~3年，代表2026~2028年間最先受惠的，必定是試產線設備、驗證設備、檢測設備與材料處理設備商。

針對目前CoPoS與玻璃基板的量產瓶頸，台廠已形成了相對完整的生態系佈局。值得一提的是，台灣面板廠的先發優勢，已有面板廠在成熟製程的FOPLP（面板級封裝）上實現量產（封裝尺寸達620×750mm）。

加上多年積累的大尺寸方形玻璃搬送、對位與均勻沉積的技術知識（Know-how），是向TGV等核心基板加工技術邁進的重要基礎，與半導體廠及OSAT廠之間存在清晰的差異化與互補空間，將有望顯著壓縮技術成熟的學習曲線。