目前业界已普遍接受设计重复使用（Design Reuse）的观念，结果导致愈来愈多人舍弃区块层次（block-level），而采用系统层次（System-level）的设计方式。其实，为了提高系统单晶片（SoC）的生产效能，许多研发团队都企图寻求适合系统单晶片平台式设计的解决方案。因为这些有着不同应用目的的平台式参考设计，会比传统的系统单晶片设计具有更大的优势。其原因就在于前者能够让工程师重复使用晶片中大部分的元件，而非少部分的线路。

一个可重复使用的系统单晶片平台，可以藉由重复使用的系统架构、元件，以及验证模组，来缩短百万闸级系统单晶片的上市时间。如此一来，自然大幅提升设计重复使用的效果，使其成为较佳的系统设计方案。换言之，只要能够善用设计重复使用的观念，我们便可以把设计的重心，由区块层次的建构模拟，转移到系统层次的整合验证。

平台式设计即刻意模组化设计

虽然，一个可重复使用的系统单晶片平台最好能适合于某种特殊的应用，但是本身却也是一个包含部份或全部组件的参考设计。因此，具备如此特性的平台，应该是以建立架构为导向，而非以落实应用为导向。一般而言，一个系统单晶片平台，至少包括一个以上的微处理器、数位信号处理器、嵌入式记忆体，以及一些原本就设计好的矽智财元件（IP）。对一个平台式的设计而言，通常只会看到少量为特殊应用所客制化的逻辑线路。

汇流排的连结线路可以说是平台式设计中的要件，其重要性甚至超过处理器。因为所有的硬体区块和那些未来可能使用到的扩充元件，都必须被建构成彼此能够互相沟通。从另一个角度来看，一个平台式的设计，就是一个刻意模组化的设计。唯有如此，任何可组态化的硬体区块才可以相互置换，达到快速完成一系列类似但独特的系统单晶片产品。

根据既有的经验，如果想从可重复使用的系统单晶片平台获得最大效益的话，最原始的参考设计还是得支援一个针对某种特殊应用的架构。大致而言，至少要有3到10个的系列产品才能回收。而真正的损益平衡点则端赖于所加诸在系统单晶片平台上的应用内容，以及自动化的程度而定。并非所有的产品都值得如此的投资。但是那些需要许多有类似功能而不同版本的产品，却绝对可以从中获得莫大的好处。其实从无线通讯、网路，以及消费性电子产品，随处都可以找到许多适合平台式设计的范例。

重复使用VB.修改创新

理论上，一个典型的系统单晶片平台式的设计，75﹪以上的内容应当来自于重复使用所产生的结果。其中包含了系统架构，汇流排的连结线路，以及功能验证的模组。为了达到应用效能和晶片大小的最佳化目标，通常还必须准备好记忆体、微处理器和数位信号处理器的硬核心（hard core）。有了这些前置作业，我们才可以决定该采用何种制程技术来制造系统单晶片。

针对客户应用端所产生标准功能的线路，以及元件周边的硬体，通常是以软核心（soft core）的形式出现。在建构一个平台式设计的初期，这些软核心都必须修改，以便于透过共同的汇流排介面相互沟通。这项投资可以确保那些重覆使用的元件能够轻易地被整合到系统。

系统单晶片30﹪或更少的部分，则是由一些创新的逻辑线路，或是之前已验证过的硬体，或是从他处取得的元件所组成。这些电路自然也必须修改，以便于连接到系统，并且符合平台所主导之汇流排的标准。

善用设计标准以达到最大生产效能

一个能重覆使用之系统单晶片平台最大的优点，就在于系统架构所显现出来的独特价值。在所有设计重覆使用的实例中，我们可以发现，能重覆使用的元件与系统单晶片的需求密不可分。然而，这些需求却往往会随着设计团队的能力、经验，以及突发状况而大幅改变。其实，所谓一个区块能够重覆使用，意义是在于该区块在任何设计方式和工具流程的情况下，都必须正常工作。对于大多数的元件而言，这实在是一项不切实际的目标。因为任何设计团队如果选择这条路的话，便意味着得投入大量的时间。

系统单晶片基本架构的设计门槛，相对来讲，却没有那么高，因为这些可重覆使用的基础元件均已修改成符合某些特定标准的参考设计。善用这些设计的标准，汇流排连结器的​​规范、验证模组，以及工具流程，便能充分调整平台式环境，以达到最大的设计生产效能。

《图一 可重复使用之系统单芯片平台 》

标准

许多设计标准的目的，都是在落实重覆使用的观念。举例来说，对于平台式设计中的软核心而言，所谓的标准，就是定义一些RTL同步设计的准则。不仅如此，有些标准还规定软核心及硬核心的输出格式。当然，这些标准应该以一般性的资料格式为主，而非特定工具所接受或产生的专有格式。如此一来，平台式设计才不至于在遇到工具被取代时，陷入​​无用武之地的窘境。

同时，对那些可重覆使用元件所定义有关文件的标准，其重要性也不容忽视。值得注意的是这些标准的内容与细节，往往会随着每个公司和不同的系统单晶片平台而有所变化。其实，符合某些共同的规范，对一个可重覆使用的元件而言，本来就是一件天经地义的事。

双汇流排架构的完善规划

如何选择平台式设计中的汇流排架构，可说是所有必要标准中最重要的一项。只要略为修改可重覆使用的区块，即可顺利地连接上汇流排线路，以便达到缩短系统单晶片整合的时间。

在绝大多数的情况下，搭配周边组件最好的选择是低速的汇流排，因为较低效能的汇流排可以减轻软核心在合成（Synthesis）时，在时序限制（Timing constraints）上的负担。一般而言，这些与低速汇流排搭配的周边组件，并不会有效能上的问题；只要在这些组件的汇流排介面加上些许简单的逻辑线路，那么便很容易修改成满足汇流排标准的要求。不过要注意的是，利用外加逻辑来修改可重覆使用元件的动作，比较适合一些现存的元件码（code）。如果是那些由其他厂商所发展的元件，或是那些连设计人员都不熟悉的旧线路​​，则需要特别谨慎小心。

一个较高效能的汇流排通常适用于中央处理器（CPU）与记忆体之间的连结，如果能让中央处理器汇流排与其他周边元件分离的话，就可以在选择微处理器上保有最大的弹性。对于一些的确需要较高效能汇流排的周边元件，可以考虑加入一组可组态化的先进先出控制器（FIFO）和直接记忆体存取器（DMA）。中央处理器汇流排则在平台中扮演连接记忆体和直接记忆体存取器的角色。至于系统中何时该用哪一种汇流排，则有赖于中央处理器的选择。

藉由双汇流排的架构，较低效能的周边元件即可完全与中央处理器的选择无关，这种模组化设计的最大好处，便是容许在不同应用的情况下，可任意置换组件。只要能够略为修改所有的元件，连接到所指定的汇流排就不是一件难事。当然，透过同样的汇流排，这些元件还可以很容易地和其他组件整合在一起。

定义完善的标准和汇流排架构，其实缩小了设计重覆使用所衍生问题的范围。由于这项策略，我们可以延伸可重覆使用系统单晶片平台的价值。简言之，便是在整体的设计环境中，创造出一个智慧型的自动化流程。一个可以完全组态化而又可重覆使用的系统单晶片平台，至少要有一个可当作参考设计的平台，并且还要有一套能支援那些可以连接到平台的元件所需的基本硬体架构。除此以外，还要

有一个元件库（library），包含了一些周边元件和标准功能的软核心，以及一些微处理器和高效能元件的硬核心。

《图二 可重复使用之系统单芯片平台架构》

SoC设计之整合与验证

一个单一建构电路的流程可以简化可重覆使用设计所需的资料传递过程。其实在各个元件的整合，以及不同系统单晶片系列产品的发展之间，最好能保持设计流程的一致性。如此才可以使系统单晶片设计的整合及验证更加容易自动化。

分割与克服（Divide and Conquer）

一般而言，系统单晶片设计流程中最花时间的部分是验证的阶段。因此，藉由设计重覆使用的策略来提高生产力，在这个阶段的效果也最为显著。设计团队通常会利用一种「分割与克服」的技巧来完成平台式设计的验证目标。首先，所有在系统中的元件，都必须在组合前能够正常工作，有些平台环境甚至涵括了自动化的筛选程序，来确保系统单晶片中的所有元件都满足整合及验证的必要条件，然后才开始进行系统层次的功能验证。

一个系统单晶片设计所需的系统测试，应当包括许多毫秒（milliseconds）等级的模拟，以及数千行的测试程式（stimulus）。如果可能的话，还应当能够执行微处理器的启动程式（boot code），以及触发那些真正会在产品完成后所使用的软体​​驱动器。硬体与软体协同验证（co-verification）的方式可以加速这类型的模拟。除了创造模仿应用程式的整合测试环境之外，这种方法还可以让我们较容易对软体驱动器进行除错的工作。

采用平台式的设计时，所有重覆使用的元件和大部分的软体都必须先经过验证。利用自动化的命令执行档（scripts），针对被测试的元件选择不同的验证模组，我们便可以让现存的基本测试程式在不受平台环境的影响下执行；如此一来，设计人员才能把时间花在不同系统单晶片系列产品所衍生出来的额外测试，以及一些与新功能相关的极端情况（corner case）测试。藉由重覆使用的验证模组，嵌入式软体以及硬体元件，即便是最复杂的系统单晶片设计，平台式的设计均可大幅缩短其设计时程。

结论

成功的系统单晶片设计应当包含一个设计环境，以及容许交换各种可重覆使用的现存元件或增加新线路的基本架构。如此的架构与平台式设计中汇流排的价值是无庸置疑的，因为可以突显高阶系统设计自动化的优点。随着设计重覆使用的观念逐渐被广泛接受，可重覆使用的系统单晶片平台将会驱使设计团队下定决心，从系统元件的创造建构，迈向系统功能的整合验证。

（作者为Mentor Graphics AE Con​​sultant ）