随着资讯爆炸时代的来临，对高传输量的无线及有线通讯系统的需求大增，在这些通讯系统中都可以发现到锁相回路（phase-locked loop）的踪影，而在各种PLL的研究中，非整数锁相回路（fractional-N PLL）则是重要的研究主题，本文将针对fractional-N PLL之运作原理以及其应用做一概念性的介绍。

概述

(图一)为典型锁相回路示意图，其动作原理在[1]、[2]有详细说明，在传统的PLL电路中，其frequency divider除数N为整数值，顾名思义fractional-N PLL的除数N将不再是整数值。以下以频率合成器（frequency synthesizer）为例说明fractional-N PLL为何会逐渐受到瞩目。首先根据字面上的意思可知道除整数频率合成器的除数为整数，即是输出频率为参考频率的N倍（fout=Nfref），在无线通讯系统中的频率合成器若采用除整数PLL的方式，其通道的距离（channel spacing）即为参考频率（fref）。但对无线通讯而言，频谱资源有限，所以若希望将频谱细分给更多使用者，就要将通道的距离缩小（较高的频率解析度），这势必要把参考频率下降；但为了确保PLL的稳定性（stability），必须把回路的频宽也随之下降，但这将使得频率合成器的跳频锁定时间（settling time）变长，因此可以得到一个结论：在除整数的PLL架构中，追求快速的跳频锁定时间与较高的频率解析度在设计上的取舍是互相抵触的。为了解决此困境，fractional-N PLL的技术便随之孕育而生，它不但能够解决上述的问题，而且其除数（dividing ratio）也可以被设计的比较小（与除整数PLL相比），在PLL的设计考量上，较低的除数可以抑制由frequency divider所贡献的输出杂讯，这也是fractional-N PLL的优点。

《图一 PLL基本架构》

《图二 Fractional-N PLL架构图》

Fractional-N PLL

(图二)是fractional-N PLL架构图，其与除整数PLL最大不同之处是在于利用一个双模数（Dual Modulus）除频器来取代单模数的除频器。以图二为例，说明​​如何达到除非整数的效果[1]，假设fref=1MHz，N＝10，且在Modulus Control为逻辑「0」时，回路的除数为「10」，反之当其为逻辑「1」时，回路除数为「11」。如果Modulus Control在10个Tref（fref的倒数）时间之中，在9个Tref为逻辑「0」，最后一个Tref时间中为逻辑「1」，则可知在这段期间内VCO总共产生9×10＋1 ×11=101个脉波，所以可得到VCO输出平均频率＝10.1MHz，亦即此时回路的「有效」除数为10.1。

上述介绍如何合成「非整数除数」概念，接下来要讨论fractional-N PLL的设计考量。 (图三)为除数4.25的PLL例子[3]，在图三中可以看出在前三个Tref除数为4，第4个Tref为除5，从PFD的输出波形可以看出在前三个周期输出脉波（图三的波形E）的宽度会随着周期数目增加而变宽，直到第四个周期时脉波的宽度才会变为零。如图三所示phase error为一含有低频成分的锯齿波（周期为四倍的Tref），这个锯齿状讯号是由于「有效」除数和电路当时的真正除数之间的量化误差（Quantization Error ）所造成，这个现象会一直周期性地出现并且会对VCO的控制线（图三的Vin）产生扰动，这个周期性地扰动会调变VCO，在PLL输出频谱上产生一些不想要的频率成份（fractional spurs），这些spurs在无线通讯应用上将会造成通讯品质严重下降。解决这个问题的方法之一是将整个回路的频宽下降，但这样一来便抵触了发展fractional-N PLL的本意（同时达到快速锁定时间与较高的频率解析度）。

《图三 除数为4.25之PLL系统架构》

Delta-Sigma Modulator

在前一段，已经介绍了fractional-N PLL的基本原理以及其缺点，接下来介绍如何解决上述提到的fractional spurs问题。先介绍解决fractional spurs的基本想法：以图三为例，使每个Tref周期内的除数随机化（亦即每个周期的除数均不尽相同），但有效的除数仍然为4.25。这个技巧将能使fractional spurs转换成随机的杂讯（此动作称之为randomization），并将这些杂讯推离载波（此动作称之为noise shaping），再利用回路本身的低通滤波器特性将这些杂讯滤除，(图四)为这个想法的架构图，也就是说让原本在图二中的Modulus Control电路使其具有将除数随机化以及将量化误差产生的量化杂讯做noise shaping的动作[1]。而(图五)则为一频谱比较图，图五(a)是传统的fractional-N PLL输出频谱，可以明显看出在载波附近有许多fractional spurs；而图五(b)则是采用图四所示的方法之后，fractional-N PLL的输出频谱，经由图五中(a)、(b)两者的比较可以对先前的叙述有更深刻地了解。

《图四 利用Modulus Control来达到noise shaping》

《图五 randomization and noise shaping对fractional-N PLL输出频谱的影响》

那么要用什么方法来实现图四的想法呢？答案便是使用三角积分调变器来实现Modulus Control，如(图六)所示。三角积分调变器被广泛地运用在类比数位转换器（ADC）以及数位类比转换器（DAC），主因是它具有noise shaping的特性能够降低讯号频宽内的量化杂讯，使讯号杂讯比（SNR）提升。接着特别针对三角积分调变器的noise shaping的特性进行说明：(图七)是传统一阶三角积分调变器的z-domain等效模型，其中X[z]、Y[z]分别代表输入以及输出讯号，而E[z]为量化误差，而整个模型的转移函数（transfer function）为，从转移函数可以看出对输入讯号而言，三角积分调变器会造成全通（all pass）的效果，但对量化误差而言则是高通（high pass）。

《图六 使用delta-sigma modulator来作为modulus control》

《图七 传统一阶delta-sigma modulator z-domain等效模型》

除了从转移函数来观察noise shaping特性之外，在[4]、[5]从通讯系统的角度提供更直观的想法，(图八)(a)是利用频谱来说明三角积分调变器概念示意图：首先利用integrator加强输入讯号低频的成分，再经过量化器之后加上量化杂讯，由于量化杂讯是white noise，所以只要利用differentiator便能将原本的讯号加以还原而且对量化杂讯进行noise shaping的动作。图八(b)是图八(a)的z-domain等效模型（读者可以验证其转移函数与图七(a)相同）。到目前为止只针对一阶的三角积分调变器进行说明，对于其更细部的探讨与分析，有兴趣的读者可以查阅相关的文献。

《图八 (a)利用频谱说明delta-sigma modulator功用 (b)图八(a)的z-domain等效模型》

Direct Modulation

接下来介绍一种fractional-N PLL的应用：direct modulation技术。随着无线通讯技术的推陈出新，而无线通讯系统品质优劣与否的关键在于射频电路（RF circuit）的效能，从近年来IEEE的期刊以及研讨会论文中，可以发现全球各地均有许多研发人员投入研究。而这些研究题目之一便是direct modulation，其想法是由于部份的通讯系统的调变机制是频率调变，因此若能直接对frequency synthesizer进行调变，将能简化RF transceiver architecture（关于RF transceiver architecture，有兴趣的读者可以参阅UCLA Professor ​​Razavi的著作[1]）。

(图九)是一个采用direct modulation技术的RF transmitter。整个transmitter运作原理如下：首先，先将数位基频讯号（baseband signal）输入数位类比转换器DAC，将它转换成类比讯号。接着使用低通滤波器（low-pass filter）滤除掉这个类比讯号的高频杂讯，再经由direct modulator进行调变，而调变之后的讯号经过功率放大器（PA）放大之后，经由天线将其发射出去。而图九里的direct modulator可以利用frequency synthesizer来实现，这么一来在transmitter内便不需要产生I、Q路径，而且也不需使用混波器（mixer）。

《图九 采用direct modulation技术的transmitter架构图》

在RF电路中，mixer所消耗的功率通常仅次于功率放大器，而且在高频电路设计时，mixer常需要使用电感当作其负载，如此一来mixer在晶片上所占的面积就不会太小，因此如果采用direct modulation技术便可以降低功率的损耗以及缩小晶片面积；除此之外，由于使用direct modulation不用在transmitter内产生I、Q路径，将可以避免掉由I、Q路径的不匹配（mismatch）所引起的问题。综合上述direct modulation的这些优点，对于设计RFIC的工程师来说，都是相当吸引人的优势。

接着介绍两种direct modulation的方式，(图十)是两种不同的实现方式[6]。首先在图十(a)中，先让整个PLL稳定之后将回路打开，再将调变讯号注入VCO，直接调变VCO的输出频率；但是这个方法会有一个问题：因为在输入这点通常会有一个连接到接地端的电容，由这个电容储存的电荷量来决定VCO的输出频率，但是只要整个PLL回路一打开后，经过一段时间之后电容上的电荷量会因漏电流而减少，使得VCO的频率远离通讯系统所需的输出频率，所以这种方式在历经一段时间后必须将整个回路再接起来，对VCO进行refresh的动作。

《图十 两种direct modulation的架构》

至于图十(b)则是在不打开整个回路的前提下，将调变讯号注入PLL的回路，(图十一)是MIT的M. Perrott根据图十(b)所提出的架构[6] ，作法是将调变讯号注入divider的Modulus Control电路，如此一来便不需要打开PLL回路。除此之外，由于在图十一中，VCO的输出对于调变讯号注入点的转移函数具有低通的特性，假若要使调变讯号的data rate增加，便需要延伸这个转移函数的频宽，(图十二)便是M. Perrott利用Equalizer的概念来增加调变讯号的data rate[8]，在不变动PLL的频宽前提之下，在调变讯号注入三角积分调变器之前插入一个补偿滤波器，用来增加高频讯号的增益，如此一来便能使整个系统传输的data rate有效地提升。

《图十一 将调变讯号从divider的modulus control输入》

结语

以上针对fractional-N PLL的发展脉络作一概略性介绍，并且说明其优缺点，以及从通讯系统的角度来说明为何要使用三角积分调变器来改善其缺点（fractional spurs问题），最后介绍目前fractional-N PLL研究上常见的应用技术-direct modulation。 （作者为台大电子工程学研究所/台大系统晶片中心研发教授林宗贤及研究生赖佳良、狄敬隆）

《图十二 Ｍ.Perrott所提出增加调变讯号data rate的方法》

＜参考资料：

[1]B. Razavi, RF Microelectronics, Upper Saddle River, NJ: Prentice Hall, 1998.

[2]B. Razavi, Design of Analog CMOS Integrated Circuits, New York: McGraw-Hill, 2001.

[3]M. H. Perrott, “Technologies for high data rate modulation and low power operation of fractional-N frequency synthesizers with noise shaping,” Ph.D. dissertation, Massachusetts Inst. Technol., Cambridge, MA, 1997.

[4]彭康峻, “无线通讯分数式频率合成器之现场可程式逻辑阵列电路设计,” 国立中山大学电机工程学系研究所硕士论文, 2000.

[5]S. Haykin, Communication Systems, New York: Wiley, 2001.

[6]M. Perrott, T. Tewksbury, and C. Sodini, “A 27-mW CMOS fractional-N synthesizer using digital compensation for 2.5Mb/s GFSK modulation,” IEEE J. Solid-State Circuits, vol. 32, pp. 2048-2060, Dec. 1997.＞

延 伸 阅 读

现今典型之无线电通讯收发机所采用之系统架构，绝大多仍使用类比硬体电路以实现无线电通讯所需之功能，因此其规格固定单一，而无法符合一机多模式之多功能，未来可见市场需求。相关介绍请见「COM 5190专题---ADPLL(全数位锁相回路)」一文。 提高资料传输率有什么用处呢？首先，用于语音通信方面可以提高通话的声音品质。人类可听见的音频在20～20KHz，然而有线电话只传送20~4KHz的音频，因此在转成数位语音信号时是使用8bits-ADC以8KHz取样语音信号而产生每秒64K bits(8KHz×8bits)的语音资料量。你可在「调变解调之实验观测」一文中得到进一步的介绍。 Fractional-N PLL（分数-N型锁相回路）在理论上被视为可以超越Integer-N PLL（整数-N 型锁相回路）的效能极限，为达到这项突破，业界已经努力了许久。现在，有一种新的设计已经能让Fractional-N PLL达到理论上的效能。在「探索新Fractional-N PLL设计」一文为你做了相关的评析。

最新消息

ISSCC 2005”国际会议日前在美国加利福尼亚州旧金山市开幕。第2天举办了有关无线LAN收发IC的专题技术研讨会。相关介绍请见「手机用无线LAN晶片 工作电流低于80mA」一文。 Analog Devices (ADI)日前推出一款多通路发送器ADF7901，该元件可为遥控和无线玩具等消费性电子产品提供所需的低电流消耗，ADF7901是一种低功耗OOK/FSK UHF发送器，其采用分数-N型锁相回路(fractional-N PLL)和全整合VCO，发送器的工作频率从369.5～395.9MHz。你可在「ADI多通路无线遥控发送器无需外接微控制器」一文中得到进一步的介绍。 三星电子成功完成PLL晶片（phase-locked loop IC）的本土化生产，结束了韩国手机制造厂商完全依靠进口PLL晶片的历史。这款PLL晶片（型号：S1M8836和S1M8837）用于产生手机的讯号频率，是第三代IMT-2000手机的核心零组件。在「三星电子开发出3G移动电话PLL晶片」一文为你做了相关的评析。