在所有的军事与航太应用中，已经比以往更重视尺寸大小、重量与电源消耗（SWaP）的议题，必须实际地对这些议题进行管理与缩减，以便能够增进运作与后勤支援上的效率、提高任务的运作时间，并降低整体的系统拥有成本。系统更新功能可以带来功能与效能上的增加，让大家对SWaP更为重视。此外，市场也会随着系统变得更小、更轻与更便宜而随之拓展。

但是想要降低SWaP，也有许多显著的挑战需要去面对，像是安全通讯与雷达应用等许多既有的平台，都会有大型的电池，或是供应电源时需要采用如散热器与风扇等冷却系统。就算是采用了大型电池，一些这种类型的系统还是只能持续运作几个小时，导致必须将它们丢到非实际部署的实验单位使用。在许多其他的应用中，尺寸、重量、功率消耗都有所限制，甚至是以上三种因素都会受到限制。例如像是飞机在翻新无线电或航空电子系统时，必须符合原有的机箱大小，或是雷达系统的效能与精确度必须在既有的系统设计上再进行增进。最后，后勤支援与维护能力也是一大挑战。本篇文章将审视在军事平台上的SWaP驱动力量，分析特定的应用，并且讨论现今的先进FPGA与结构化ASIC将如何有效率地用于解决SWaP议题。

在军事系统缩减SWaP议题

SWaP的缩减是受到应用需求所驱动，如图1所示，许多的应用都需要增加功能与效能，并需要缩减或至少要维持既有的SWaP限制。举例来说，在更新时对飞机上的既有机箱尺寸或电源需求都会受到限制。

《图一 军事应用的SWaP象限》

在象限的另一端，一些应用都需要尽可能采用最小的尺寸、重量、功率消耗，或者是以上三者皆是，例如包括用电池运作的感测器，需要能够在现场一次使用数个月，或是采用电池操作的手持无线电都会影响到使用的时间。针对这些应用，首要目标便是要提供最小与最轻的产品，并拥有最长的现场可用寿命。

SWaP之间的相互关系

明显地，增进效能与功能将会冲击到电源的消耗，会进而影响到电源供应的形式、热量管理需求、机箱尺寸与重量。因此，在设计流程的早期便专注在功率的降低是相当关键的事，以便能符合终端系统的最小尺寸与重量。一个有效率的SWaP平台必须锁定正确的矽晶片解决方案，以便符合静态与动态电源预算、效能目标与整合上的需求。无论如何，首先要完全了解终端系统的需求，以锁定合适的系统解决方案，将是相当重要的事。

在安全通讯应用中的SWaP挑战

像是行动无线电与感测器，以及像是内联网路加密器（INE）与内联媒体加密器（IME）之类的有线应用，在安全通讯应用中的需求与无线通讯并不相同。对无线应用来说，较长的运作时间与较小、较轻的电池与无线电都是关键要素。此外，对于像是士兵无线电波形（SRW）等较新的波形处理，都需要较高的整合性。有线应用则需要更多的功能性、较高的效能与较快速的加密能力，并需设计成相同的外型尺寸，但在一些状况中，像是IME则会要求较小的外型尺寸。

在雷达、感测器与电子战争平台应用中的SWaP挑战

在设计雷达系统进行SWaP考量时，所需面对的挑战已经逐渐在增加，更多的处理工作已经被推向系统前端，这让前端介面卡变得更为复杂与更为先进。增强型的数位波束成形功能需要增加处理的效能，这将会增加电源功率的需求，并让受限空间中的热量问题更需要进行热能管理。新的后处理解决方案已经趋向需要在更小的空间中使用更多电源功率，且新的VPX卡让冷却问题变得更为重要，这让新的系统设计准则中的SWaP成为关键的因素。

每次科技的进展都会增加士兵追求更宽广与更深入的智慧功能，此时雷达与电子光学感测器的组成，则需要更为复杂的电子与讯号处理演算法，这让感测器需要拥有更大的灵活性、辨识力、范围与可靠性，由于热能与散热方面的问题，让SWaP面对着更大的挑战，设计师需要在多重的设计检视点中，在功率需求与效能之间做困难的抉择。

在安全通讯应用中的SWaP挑战：案例研究

大多数的无线与有线通讯系统都是双向或全双工运作，这意味着在传输与接收两方面都是必要的处理功能。举例来说，从媒介（射频、铜缆或光纤）中的接收到路径所处理的讯号，然后将它们转换为资讯。相反的，还有包括封包处理、加解密处理，以及波形与有线介面处理等来自资讯到传输端的处理功能。

封包处理包括将语音、视讯与资料转换成为封包，在封包通讯协定之间进行桥接，以及从来源到目的之间进行封包的路由与交换，以上的传输过程都是不安全的。加解密处理牵涉到使用具有分类与非分类演算法能力的冗余加解密引擎，以便进行位元加密，加密的位元流则会进行比较，以确保封包被安全地加密，并且对密钥进行产生与管理。波形（或无线射频）与有线介面所处理转换的加密封包，将成为位元流以便进行传输，然后转换位元成为讯号，或是透过射频转换位元成为符号、套用调变，以及升频转换符号为中频（IF），且射频、电子或光学讯号会转换位元成为符号、套用调变，并转换符号到铜缆或光纤媒介。

如图二所示，安全通讯应用范围可从在路由器与交换器上的网路加密卡，到在感测器与手持无线电设备上的小型数据机等。

《图二 安全通讯应用象限》 - BigPic:561x355

使用StratixR与CycloneR FPGA、HardCopyR结构化ASIC与QuartusR II开发软体，军用系统设计师可以为他们的系统进行功率消耗与效能的最佳化。主要的应用及FPGA的用途为：

Altera解决方案对SWaP、整体生产力与系统价值的影响

像是HMS、GMR与PCMCIA IME等安全通讯应用具有最大的SWaP敏感度需求，表1提供了对这些应用搭配相对应Altera低功率消耗元件与生产力工具的汇整。

HMS外型系统

HMS、GMR与PCMCIA IME具有最敏感的SWaP需求，Altera的Cyclone III与Stratix III FPGA则在军用品生产平台的实行上，拥有令人信任的设计，以可有效率地进行SWaP最佳化，比便能符合这些挑战。由于士兵需要携带更多的军用品与随身护具，而不是去携带一堆电池，因此用电池运作的HMS系统便对SWaP应用有最急迫的需求，这些挑战包括：

Cyclone III FPGA可为电池运作的HMS系统节省功率消耗，可以先前的实行方式便可增加四倍的运作时间，且可增加超过三倍（语音、视讯与资料）的功能特性，以及在相同的功率消耗条件下具有软体通讯架构（SCA）的能力。此外，可透过使用比以往实行方式采用更小的电池、冷却与稳压零组件，以缩减尺寸与重量。因为想要达到最小化的实行方式，便需要对零组件的数量有所限制，整个波形处理现在已经可以整合到单颗Cyclone III FPGA之中，可以每秒数百万位元的速度处理中频IF、调变与位元层级功能。

为了在这些无线电平台上透过减少电源功率需求来增加运作时间，并大幅地缩减尺寸与重量，现在已经可以被实现了。用于军用手持装置的常见电池是BA5590，参考图三，如果功率消耗需求可以与BA5800电池符合，便可以达到尺寸缩减92%，重量也可减轻7​​8%的目标，参考表二。

《图三 较小的电池可以节省尺寸与重量》

这种功率节省方式有另一种较不明显的效益，如增进运作效率与后勤支援能力。当每位士兵必须携带超过两磅的电池时，电池的储存与运输成本也将快速地提高，从后勤管理的角度来看，降低功率消耗将能够巨幅地降低拥有成本。

PCMCIA内联媒体加密器

PCMCIA的IME可以使用已商业化的现货（COTS）架构运算平台，来执行安全性军事应用。举例来说，转而使用内建的RJ-45乙太网路接头，使用者便可以插入既有的乙太网路线到IME上，以连接到公共的基础建设，建立安全稳定的连线。 PCMCIA IME的SWaP议题是建立在2瓦的功率消耗限制，以及外型的限制为2x3英吋，如图四所示。

《图四 PCMCIA IME》 - BigPic:599x233

单晶片的IME对这些应用来说都太耗电了，但使用多重的低功率消耗Cyclone III FPGA便可以减少功率消耗，达到2瓦的SWaP限制。这种解决方案可以在相同的功率消耗条件下，提供较高的加密频宽并增加密钥管理能力。此外，Cyclone III FPGA有较小的封装规格，可以符合对高度要求较低的需求，且较小封装所占的面积也可让摆放位置与热量分散更具有弹性。

Altera的65-​​nm Cyclone III FPGA是针对SWaP进行最佳化的量产品，结合了包括逻辑单元（LE）、嵌入式记忆体、乘法器与I/O等资源容量，搭配最积极的功率消耗降低技术与最小的封装，可以实现最高级的SWaP要求。像是Cyclone III元件这类的低功率消耗FPGA，都已针对电池操作的无线电设备进行最佳化，具有充分的讯号处理资源来进行高阶的波形处理，但相较于90-nm元件，则仅需十分之一的静态功率消耗。

地面行动无线电

GMR是未来战斗系统的心脏，在网路导向的战争模式下，它们可放在车辆上以便在士兵与命令组织之间建立链结。 GMR需要4通道的多重波形处理，比HMS无线电需要较高的频宽，并有不同的SWaP需求，其功能性也比HMS无线电要求更高。针对这种应用，Stratix III元件可提供更多的功能，并保持功率消耗在可控制的状态，参考图五。

《图五 信道的GMR调制解调器》 - BigPic:599x304

Stratix III可编程功率消耗技术增加了三倍的功能特性，具有波形处理的弹性，封包处理与SCA能力则可以符合车载功率消耗的要求，并可以抵抗在沙漠进行战斗时的严峻环境，相较于以往的实行方式，将可搭配更小型的冷却与稳压零组件。 Stratix III FPGA具有340K LE与超过17 Mbytes的记忆体，可以整合多重的波形处理到单一颗FPGA中，并可在每秒百万位元的速率下处理中频、调变与位元层级功能。Stratix III FPGA具有先进的I/O介面，可以与通用型处理器（GPP）与DSP元件协同处理工作，搭配上先进的软式核心CPU，Stratix III FPGA能为GPP执行封包处理工作。

Altera的高效能、高容量Stratix III FPGA，使用了最先进的架构能力，可用最少的功率消耗提供最大的功能性，包括可编程功率科技与可选核心电压技术。这些元件是专门为解决广泛的AMF元件、GMR与特殊运作的数据机所设计，具​​有最大的DSP效能。

针对SWaP受限系统的矽晶片解决方案

像是Cyclone III、Stratix III FPGA与HardCopy II结构化ASIC这类现今最先进的65-nm FPGA，以及Quartus II开发工具都已经针对关键的军事－航太应用需求进行设计，功率消耗的缩减已经位于第一优先考虑因素。

台积电（TSMC）的65-nm低功率消耗（LP）制程，已经获得行动电话半导体的领导供应商所认可并进行量产，这是降低功率消耗的关键因素。 Cyclone III元件是唯一具有足够的容量，可以支援士兵无线电波形处理，且静态功率消耗在200毫瓦以下的低功率消耗FPGA，相较于之前的解决方案便有需要耗费数瓦功率的限制。Altera的Cyclone III FPGA已经针对低功率消耗进行最佳化，以协助您管理热能需求，降低或排除系统的冷却成本，并为手持式应用延伸电池的使用时间。 Cyclone III元件产品系列是唯一提供高达120K逻辑单元（LE），且静态功率消耗低于0.2瓦的FPGA。

Stratix III元件提供业界最高的效能，又比前一代的FPGA所需的功率消耗低50%，提供了每瓦最高的传输量效能，驱动系统仍然必须要对功率消耗有所重视，搭配在矽晶片层级的创新、电路科技、架构与软体工具，下一代的军用平台可以在不影响到功率消耗的条件下，继续增加效能与功能性。

针对有高容量与效能需求的系统，HardCopy结构化ASIC可提供业界唯一的无缝式FPGA到结构化ASIC的升级流程，让系统可以满足增加功能或整合功能的需求，并在降低功率消耗的同时还提升效能，并能对大量的应用提供足够的成本优势。

解决SWaP的困境：Cyclone III低功率消耗FPGA

Cyclone III FPGA是在台积电的65-nm低功率消耗（LP）制程技术下所开发，这个技术也得到其他手机零组件的主要半导体制造商所采用，这种先进制程采用较小的制程线距，结合架构上的最佳化，让Cyclone III元件能够比90-nm架构的Cyclone II元件提供高达30%的较低整体功率消耗，还能够保持动态与静态功率消耗到最小值。制程与结构上的强化让Altera能够在Cyclone III元件上采用包括低介电质、变动通道长度与氧化层厚度,以及多重电晶体临界电压等先进技术,参考图六。

《图六 台积电的65-nm制程》

Cyclone III FPGA采用多重电晶体厚度，为非关键性速度的电晶体使用较厚的闸极氧化层，以减少泄漏电流流经这些电晶体，如此一来将可减少静态功率消耗。使用多重的临界电压，将可提供为非关键性速度的电晶体使用较高临界电压的机会，以减少泄漏电流的产生。

闸极或电晶体的通道长度会影响它的速度与次临界泄漏电流，当电晶体的长度接近65-nm制程的最小闸极长度时，次临界泄漏电流将会大幅地增加。 Altera在对效能需求不高的电路中，使用较长的闸极长度以减少泄漏电流的产生，并在关键之处缩短闸极的长度。 Altera也在Cyclone III FPGA中使用低介电质，以隔离金属层、减少电容，这些作法都与减少动态功率消耗有最直接关系。

Cyclone III FPGA的功率消耗

Cyclone III FPGA针对低功率消耗进行最佳化，以协助我们管理热能需求，为手持式应用减少或消除系统的冷却成本，并延伸电池的使用时间。 Cyclone III元件产品系列是第一个提供高达120K逻辑单元（LE），且静态消耗功率低于0.2瓦的FPGA。

图七显示了Cyclone III产品系列FPGA在不同运作频率下的典型功率消耗，在像是20 MHz这种具代表性的运作频率下，具有120K-LE的EP3C120是最大的Cyclone III元件，仅消耗小于600毫瓦的功率，就算是在高达100 MHz运作频率之下，EP3C120也仅消耗少于2瓦的功率。

《图七 Cyclone III FPGA的典型功率消耗》 - BigPic:619x232

如果没有采用降低功率的策略，在65-nm半导体制程下的静态功率消耗会大幅地增加，静态功率消耗会在次微米制程下大幅提高，是因为泄漏电流增加的缘故（包括跨越在65-nm制程较薄处所使用的闸极氧化层穿隧电流），也就是次临界泄漏电流（穿襚与漏极到源极电流）。 Altera已经在Cyclone III元件上为降低静态功率消耗跨出了极具意义的一步。

图八显示了Cyclone III元件在25°C与85°C结温时的静态功率消耗。最小的Cyclone III元件在25°C时静态功率消耗仅有35毫瓦，最大的Cyclone III元件在85°C时的静态功率消耗也仅有170毫瓦。

《图八 Cyclone III FPGA的典型静态功率消耗》

解决SWaP的困境：Stratix III高效能FPGA

Stratix III元件提供了业界最高的效能，比前一代FPGA还要减少50%的功率消耗，下一代的军用平台可以从这些Stratix III FPGA在功率的不断创新上，获得以下完整的优势：

可编程功率科技

目前仅有Stratix III FPGA能够支援可编程功率科技，可以针对每个可编程逻辑阵列区块（LAB）、数位讯号处理（DSP）区块与记忆体区块，依据您的设计需求进行高速或低功率消耗的设定。

其他所有FPGA所包含的区块都是设计为仅能保持唯一的一种速度，也就是尽可能以最快的速度运行，以支援时序最关键的路径（如同在图9中所描绘的黄色区块）。在Stratix III FPGA中使用可编程功率科技，在阵列中所有的逻辑区块中，除了这些时序最关键的部分之外，所有的其他区块都是设为低功率消耗模式（如同在图9中所描绘的蓝色区块），因为只有时序最关键的区块设定为高速模式，因此可以实际地降低在Stratix III元件中的功率浪费。

《图九 标准的FPGA架构与具有编程功率科技的Stratix III FPGA架构的比较》

大多数的设计仅有非常少的关键路径需要最高的效能逻辑来符合时序，大多数设计中的路径都会有大量的过剩余裕（依据71个客户设计中的余裕统计图），Quartus II软体使用了Stratix III的可编程功率技术，可以自动地从非关键设计路径上所找到的过剩余裕中获得优势，一方面在关键路径上尽可能维持最高的效能，又可以最小化功率消耗。

可选择核心电压

另一个独特的Stratix III功率特性（独立于可编程功率技术之外），称之为可选择的核心电压，提供您使用0.9V核心电压来节省功率的选项，设计必须使用1.1​​V核心电压以达到所需的最高效能，但当设计需要最小的功率消耗时，便可以使用0.9V核心电压。可编程功率技术可以大幅地降低功率消耗，这跟使用何种核心电压并没有关系。

制程与电路科技

Stratix III元件沿着主要电路使用最新的制程与电路技术，且采用创新架构来最小化功率消耗，并仍然可以提供可与任何FPGA相抗衡的最高效能，在Stratix III FPGA中采用了其中的一些技术，包括多重临界值电晶体、可变闸极长度电晶体、低介电质、三闸极氧化层（TGO）、超薄闸极氧化层与张力矽晶。

Quartus II PowerPlay功率分析与最佳化工具

Quartus II PowerPlay功率分析与最佳化工具可以协助保持您设计的整体功率消耗为最小值。 Altera于2005年在Quartus II软体上开始提供先进的功率最佳化能力，并能够立即地将我们客户的设计，平均降低动态功率消耗达到25%。

从此之后，PowerPlay功率分析与最佳化工具便在合成、布局与布线增加了额外的智慧判断能力的强化。如今，透过在Stratix III矽晶片上结合可编程功率技术一同运作，PowerPlay功率最佳化所达到的功率消耗最小化能力，已经是至今最佳的表现。

工具与矽智财

生产力工具在减轻设计负担上扮演着关键性的角色，并能够最小化军用系统在计画上的风险。设计师可以运用第三方与FPGA供应商的矽智财（IP），以及像是Altera的Quartus II开发软体等工具，借用这些先进工具所提供的能力，都可以加速产品面市的速度，包括精确地功率消耗评估与最佳化、虚拟团队与专案管理、自动化系统整合与应用加速能力，都可以透过整合既有与新开发的演算法，来自动化与简化设计流程。某些高生产力的软体套件可以简化先进波形处理的移植与除错，并能够采用像是软体可编程重新配置（SPR）这类的设计法则。 SPR设计法则可以降低风险、IP可重复利用，并可使用FPGA架构的结构化ASIC元件，来降低功率消耗与实行的成本。

供应商的生态体系

设计师可以针对想要的元件产品系列，运用模组化的开发基板，尽快地展开应用软体的开发。元件基版具有高速的I/O介面，可以延伸功能性与I/O的灵活性，并可使用模组供应商与第三方开发的子卡，来提供先进的原型能力。针对困难的系统实行工作，COTS这类的系统公司可提供符合业界标准且广泛多样的介面板，其中包括VME、PCI与AMC等规格，并可结合横跨SDR与其他军用领域的系统整合商与SCA供应商所提供的中介软体、工程与应用专业。

除了SWaP解决方案之外，一些FPGA供应商专注在军用与航太市场的特殊需求上，远远超越基本COTS所能提供的元件，这些供应商具有强化的COTS能力，能够为军方政府部门承包商量身订做地提供商业上的实践与服务，像是元件加密安全功能，以防止被干扰、提供裸晶以便做多晶片模组整合、单粒子翻转（SEU）的侦测，以及可稳定地供应无铅封装的能力等等。针对SWaP应用的元件应该要能符合业界与军事应用在温度范围上的要求，包括在极度恶劣环境下验证产品的效能。在国防应用使用经过强化的COTS元件，相较于使用特定的军用元件，也可获得在价格与产品生命周期上的优势。

结论

FPGA一方面致力于降低成本，一方面又持续提供更多的灵活性与功能性，FPGA可提供针对SWaP需求进行最佳化的解决方案，让新的安全通讯、感测器、雷达与其他的军用系统，能够占用较小的面积、具有更轻的重量，以及采用更小的电池。如图十所示，Altera提供对SWaP相当重视的解决方案，能够横跨关键的军事应用，提供最佳的实行成果，在65-nm FPGA上在每瓦的功率消耗上支援最多的功能，其中包括像是在雷达应用中，Stratix III FPGA能够提供每瓦最高的效能，以及采用Cyclone III FPGA时能在进行波形整合时，将静态功率消耗维持在最低的0.2瓦以下。针对一些效能导向的应用，将不需要具有在现场进行重新编程的能力，HardCopy II结构化ASIC便能够提供符合ITAR规范、无缝式的FPGA转换到结构化ASIC的解决方案。 Quartus II开发工具支援PowerPlay功率分析与最佳化技术，以最佳化系统的功率消耗。

＜作者为Altera公司军事与航太事业部资深行销经理，Altera公司军事与航太事业部技术行销经理＞

《图十 军事应用的SWaP象限》