大人物(大數據、人工智慧、物聯網)時代來臨,高效能、低功耗、多功能高階製程晶片扮演重要角色,隨著功能增加,晶片面積也越來越大,想降低晶片成本,先進封裝技術不可或缺。棘手的是,先進封裝技術導入過程中,很可能因為良率不穩定導致成本墊高。另一方面,新功能晶片模組在面積變大之餘也要克服摩爾定律(Moore’s Law)物理極限,在電晶體密度與效能間找到新的平衡。前述兩個問題,小晶片(Chiplet)有解!
圖一 : 國研院半導體中心副主任謝嘉民。(攝影:季平) |
|
國家實驗研究院台灣半導體研究中心(簡稱國研院半導體中心)副主任謝嘉民指出,過去的晶片效能提升多仰賴半導體製程改進,隨著元件尺寸越接近摩爾定律物理極限,晶片微縮的難度就越高,要讓晶片設計保持小體積、高效能,除了持續發展先進製程,也要著手改進晶片架構(封裝),讓晶片堆疊從單層轉向多層,小晶片如樂高積木「疊疊樂」的特性吸引各方關愛的眼神。
圖二 : 工研院資通所組長許鈞瓏。(Source:工研院) |
|
工研院資訊與通訊研究所(簡稱資通所)組長許鈞瓏進一步指出,傳統系統單晶片是將每一元件放在單一裸晶(IP)上,功能越多,矽晶片尺寸就越大,小晶片的做法則是將大尺寸多核心設計分散成不同的微小裸晶片,如處理器、類比元件、儲存器等,再用樂高積木的概念堆疊,以封裝技術做成一顆晶片。
...
...
使用者別 |
新聞閱讀限制 |
文章閱讀限制 |
出版品優惠 |
一般訪客 |
10則/每30天 |
5/則/每30天 |
付費下載 |
VIP會員 |
無限制 |
20則/每30天 |
付費下載 |