帳號:
密碼:
最新動態
 
產業快訊
CTIMES / 文章 /
小晶片Chiplet夯什麼?
挑戰摩爾定律天花板

【作者: 季平】   2021年05月03日 星期一

瀏覽人次:【95495】

大人物(大數據、人工智慧、物聯網)時代來臨,高效能、低功耗、多功能高階製程晶片扮演重要角色,隨著功能增加,晶片面積也越來越大,想降低晶片成本,先進封裝技術不可或缺。棘手的是,先進封裝技術導入過程中,很可能因為良率不穩定導致成本墊高。另一方面,新功能晶片模組在面積變大之餘也要克服摩爾定律(Moore’s Law)物理極限,在電晶體密度與效能間找到新的平衡。前述兩個問題,小晶片(Chiplet)有解!



圖一 : 國研院半導體中心副主任謝嘉民。(攝影:季平)
圖一 : 國研院半導體中心副主任謝嘉民。(攝影:季平)

國家實驗研究院台灣半導體研究中心(簡稱國研院半導體中心)副主任謝嘉民指出,過去的晶片效能提升多仰賴半導體製程改進,隨著元件尺寸越接近摩爾定律物理極限,晶片微縮的難度就越高,要讓晶片設計保持小體積、高效能,除了持續發展先進製程,也要著手改進晶片架構(封裝),讓晶片堆疊從單層轉向多層,小晶片如樂高積木「疊疊樂」的特性吸引各方關愛的眼神。



圖二 : 工研院資通所組長許鈞瓏。(Source:工研院)
圖二 : 工研院資通所組長許鈞瓏。(Source:工研院)

工研院資訊與通訊研究所(簡稱資通所)組長許鈞瓏進一步指出,傳統系統單晶片是將每一元件放在單一裸晶(IP)上,功能越多,矽晶片尺寸就越大,小晶片的做法則是將大尺寸多核心設計分散成不同的微小裸晶片,如處理器、類比元件、儲存器等,再用樂高積木的概念堆疊,以封裝技術做成一顆晶片。
...
...

使用者別 新聞閱讀限制 文章閱讀限制 出版品優惠
一般訪客 10則/每30天 5/則/每30天 付費下載
VIP會員 無限制 20則/每30天 付費下載
相關文章
揮別製程物理極限 半導體異質整合的創新與機遇
滿足你對生成式AI算力的最高需求
台灣AI關鍵元件的發展現況與佈局
使用 P4 與 Vivado工具簡化資料封包處理設計
生成式AI引爆算力需求 小晶片設計將是最佳解方
comments powered by Disqus
相關討論
  相關新聞
» 巴斯夫與Fraunhofer研究所共慶 合作研發半導體產業創新方案10年
» 工研院IEK眺望2025:半導體受AI終端驅動產值達6兆元
» ASM攜手清大設計半導體製程模擬實驗 亮相國科會「科普環島列車」
» 英特爾與AMD合作成立x86生態系諮詢小組 加速開發人員和客戶的創新
» SEMI提4大方針增台灣再生能源競爭力 加強半導體永續硬實力


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.1.HK8B149HTHYSTACUK7
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw