群联电子日前已成功采用Cadence Cerebrus智慧晶片设计工具(Intelligent Chip Explorer)和完整的Cadence RTL-to-GDS数位化全流程，优化其下一代12nm制程NAND储存控制晶片。Cadence Cerebrus为生成式AI技术驱动的解决方案，协助群联成功降低了 35%功耗及3%面积。

为了加速产品开发，群联特别关注在功耗和面积上的表现。为此，群联布署 Cadence Cerebrus和更广泛的数位全流程，包括Cadence 的Genus 合成解决方案、Innovus 设计实现系统和Tempus 时序解决方案来实现最隹功耗、效能和面积(PPA) 以及更快的周转时间，从而实现卓越的系统单晶片(SoC) 设计。

群联电子研发??总经理郑国义(Vincent Cheng)表示：「晶片面积和功耗是我们NAND控制晶片市场差异化的重要关键。透过采用 Cadence Cerebrus 生成式 AI 技术，我们现在可以快速优化晶片面积和功耗，为客户提供更具竞争力的产品。」

Cadence AI研发??总裁Venkat Thanvantri博士表示：「Cadence Cerebrus仅在短短一周内，便自动让群联设计的功耗降低了35%，彻底证明了生成式AI能够大幅提升结果品质和生产力。」

群联设计团队使用 Cadence Cerebrus智慧晶片设计工具，成功实现了 PPA 目标，速度明显优於传统以手动进行设计最隹化。Cadence Cerebrus的生成式AI优异特性，协助群联在短短一周内便自动达到了预期的结果。除了功耗和面积优化之外，Cadence Cerebrus 同时缩短了设计周转时间，并帮助群联更快地交付更高品质的产品。