兼具模拟／数字方块的混合电路，隐含极高的非线性比例设计时程及风险

由先进IC制程技术大力推动的系统单芯片(System-On-Chip,SOC)设计趋势，已成为新一代芯片工业的主流。伴随SOC技术而来的，则是更多前所未见的物理效应与实体障碍，需要工程人员更多的耐性与专业知识，才能顺利完成产品研发工作。从市场的应用来看，SOC的设计内涵会逐渐倾向由大规模的模拟、射频(RF)以及混合讯号方块再加上高闸数的逻辑电路─统称为「大A/大D」(Big A/Big D)组合而构成特定的功能芯片(图一)。

《图一》

例如，德州仪器公司(TI)最近推的LinEPIC Ⅲ混合讯号制程技术即号称能把全部的电池管理及模拟基频(Base-band)电路整合在单一芯片内，将数字手机与个人通讯产品所需四大主要系统功能中的两个，收纳至同一单晶组件上(图二)。但是与单纯的数字电路相较之下，兼具模拟／数字方块的混合电路，却隐含有极高的非线性比例设计时程及风险。因此当设计人员在享受大A/大D的成果之前，仍须思考如何突破眼前的瓶颈。这样的情势会促使研发团队在选择SOC的设计方案时，仔细考虑全体设计流程(如布局、实体验证、萃取寄生电容及分析等)的各个阶段，所可能面对的模拟／混合讯号特定设计议题(图三)。

《图二》

复杂的模拟／混合讯号SOC设计需要严密整合的设计流程

依现阶段最适合用来切入数字设计之自动化批次流程内的众多阶层式实体验证工具来看，大部分都无法满足模拟／混合式设计的独特需求。复杂的模拟／混合讯号SOC设计不但要有强大的阶层式实体验证功能，还必须保有与前后端设计工具紧密整合的特性，才能确实掌握设计时效(图四)。

更重要的是，SOC的设计工具一定要支持模拟／混合讯号电路独具的反复，交互式基本作业形态。设计工程师通常会使用一组设计规则矩阵等式检查他们以手工制程的模拟／混合讯号方块是否符合预期的标准。大量的变量代表在设计过程中，根据规格由不同制成与工作条件的角度，持续修正电路效能所耗费的许多反复重作机会。若想将反复的动作控制在合理有效率的范围内，关键即为分析、布局、实体验证与萃取等各工具间的完美整合。

把全部工具密切整合的第一个好处是能在取得延迟数值后的电路列表、布局数据与电路图间，相互跨越下探针(Probing)，以找出错误之处。相互跨越的调试程序能够精确地指示电路图内，两点之间的寄生电容值，工程师即可据此判断这段讯号延迟对系统效能真正的影响幅度。

对模拟／混合讯号的设计工作而言，精准的晶体管层级寄生电容与寄生电阻计算结果是关乎设计成败的最关键因素。误判寄生参数极可能完全改变手制模拟方块的电器特性。然而由设计图中萃取寄生组件只算是半个战争的考验，设计人员绝对无法单独由一大群萃取寄生参数的档案中，过滤出真正所需的数值。这当中势必要透过自动化工具的协助，才能正确地判断隐含的问题。这代表他们有必要寻找一种方法来决定某一段线路的寄生效应及影响，同时开发一种找出寄生来源的工具。此处再次强调的重点是，这种解决方案必须由布局、实体验证、电容萃取及分析等工具紧密地整合而成。

一般模拟／混合讯号电路的设计工程师会将整个流程加以精简一以实体设计及寄生电容萃取工具产生原始设计的萃取图样。这个作法可将反向加注(Back-annotated)回布局工具的萃取内容显示出来，并立即标示必须移动以减少耦合效应的区段。然而，移动某一段导线很可能间接影响该导线与其他电路部位的耦合关连性，因此设计人员一旦移动部分导线后，一定要重新产生最新的萃取图样，以检查这项更动可能造成的所有连带影响。

模拟／混合讯号设计工程师除了要求一套紧密整合的设计流程外，还有另外一些与设计工具相关的特定需求。例如，各种工具都必须能辨识多接点的模拟及双载子(Bipolar)组件。另外，他们还要支持硅─锗(Silicon-Germanium及Silicon-On-Intulator)等模拟专用制程技术。

《图三》

在阶层式设计流程内，加入交互式实体验证工具

以现有情况来看，大部分的设计团队至少都会使用两种个别的实体验证工具。这是由于上一节所讨论的交互式工具虽然能够适应模拟／混讯号设计的诸多需求，但却缺乏分析大型数字电路的容量与能力。在另一方面，数字电路的批次化实体验证工具虽然拥有处理大量电路的能力，却无法提供模拟设计需要的反复重作与其他特殊功能。这代表设计人员不得不支持两套工具及两种截然不同的规则盒套(Rule Decks)。

要解决此种情况的最佳作法是在阶层式设计流程内，加入交互式实体验证工具，如此才能同时支持交互式(适用于模拟／混合讯号设计)应用模式及批次式(应用于数字设计)应用模式。采用单一工作环境同时支持共享规则盒套的两种应用模式，对采购成本的降低，具有极大的帮助。

自动化光波接近校正(OPC)解决方案，提升芯片良率

在大A/大D(Big A/Big D)SOC设计模式下，不断攀升的电路复杂度与系统效能，强力驱使芯片实作程序必须采用最小的有效制程技术。超短波长(Sub-wavelength)制造效应会对芯片良率造成重大的冲击，因此必须在实体验证与光罩数据准备流程中加入自动化光波接近校正(Optical Proximity Correction,OPC)解决方案。一套整合功能完全的OPC工具可帮助设计工程师由布局电路中，扫描最重要的反射目视图样，以判断将被刻印在硅晶上的组件或平衡配线对的敏感程度。相位偏移光罩(Phase Shift Mask)技术在设计的线路中，加入相位偏移组件以大幅缩小外观(Feature)的尺寸。

相位偏移光罩技术要发挥功效的前提是，位于设计流程内的全部工具都必须事先知道PSM功能的存在。从一开始的开发组件储存库，直到最后的布局与实体验证阶段，都要能辨识PSM标示，才能真正减少外观(feature)的大小。若只单独在实体验证步骤之后加入再处理程序，则绝对无法制作完整的PSM设计架构。

《图四》

小结

相位偏移光罩技术要发挥功效的前提是，位于设计流程内的全部工具都必须事先知道PSM功能的存在。从一开始的开发组件储存库，直到最后的布局与实体验证阶段，都要能辨识PSM标示，才能真正减少外观(feature)的大小。若只单独在实体验证步骤之后加入再处理程序，则绝对无法制作完整的PSM设计架构。

设计工具惟有不停地向前跃进，才足以支持日益复杂的模拟／混和讯号电路设计，并满足模拟／混和讯号电路设计工程师的快速反复重作及其他特殊需求。所有的设计公司毫无疑问都会尽全力保护他们在设计盒套，设计流程与熟悉作业方式等方面投下的大量资源。因此，消除大A/大D(Big A/Big D)设计障碍的最可行方案就是在模拟／混合讯号设计工程师现有的信赖流程内，以全面革新的做法，加入阶层式实体验证的强大威力。一种支持阶层式操作又兼具现有模拟／混合讯号设计应用模式的实体验证工具，将提供模拟工程师一套完全掌握SOC复杂度的设计途径，外加阶层式侦错能力的附带好处。