账号:
密码:
最新动态
产业快讯
CTIMES/SmartAuto / 新闻 /
意法半导体与米兰理工大学合作开发FASTER 3D绘图应用系统
 

【CTIMES / SMARTAUTO ABC_1 报导】    2015年01月13日 星期二

浏览人次:【4303】

意法半导体(STMicroelectronics;ST)宣布对基于光线追踪(ray-tracing)技术的实验性3D绘图应用系统进行测试验证。该解决方案采用一颗与现场可编程逻辑门阵列(FPGA)相连、基于ARM处理器的测试芯片。FASTER研发项目以「简化分析合成技术,实现有效配置」为目标,是意法半导体与米兰理工大学(Politecnico di Milano)的研发合作项目;Hellas研究技术基金会则是该项目的另一个合作方。欧盟第7框架计划(European Union Seventh Framework Programme:FP7 IC T 287804)也为此项目提供部分研发资金。

FPGA是拥有特殊功能的专用芯片,透过不同的设置或编程可改变其功能。这些产品可在工作中动态变更本身的功能,从一种电路变换成另外一种电路。与各种嵌入式设计通用的中央处理单元(CPU)与绘图处理单元(GPU)相比,可配置的FPGA硬件在单位空间、性能表现和成本效益方面更占优势。

国际电机电子工程师学会(Institute of Electrical and Electronics Engineers;IEEE)资深会员暨意法半导体技术总监Danilo Pau表示:「为了掌握市场成长商机,多媒体和智能相机市场需要更多具附加价值的功能。与传统基于处理器的系统相比,基于可配置硬件的灵活低成本系统能够解决这个难题,更有效地满足市场需求。依照目前FASTER项目的成效,该技术有望提升单位硅面积与单位功耗的运算性能,同时为嵌入式系统带来更多新的功能。」

FASTER项目简介

FP7 IC T 287804 FASTER项目(Facilitating Analysis and Synthesis Technologies for Effective Reconfiguration;简化分析合成技术,实现有效配置)是一项由多国共同参与的研究项目,部分资金来自欧盟科学研究与技术发展第七框架计划(FP7)。该项目的企业合作伙伴包括Maxeler Technologies、意法半导体、Synelixis Solutions。学术研究机构包括查尔姆斯理工大学(Chalmers University of Technology)、Hellas科技研究基金会、根特大学(Ghent University)、伦敦帝国理工学院(Imperial College London)与米兰理工大学(Politecnico di Milano)。该项目于2011年9月1日启动,推动至今已逾3年。(编辑部陈复霞整理)

關鍵字: レイ トレース  3D绘图应用  フィールドプログラマブル ゲート アレイ  FPGA  測試晶片  嵌入式设计  嵌入式系统  ST  可编程处理器  系統單晶片 
相关新闻
意法半导体突破20奈米技术屏障 提升新一代微控制器成本竞争力
意法半导体先进高性能无线微控制器 符合将推出的网路安全保护法规
ST推先进超低功耗STM32微控制器 布局工业、医疗、智慧量表和消费电子市场
意法半导体高性能微控制器加速智慧家庭和工业系统开发应用
意法半导体公告2024年股东大会决议提案
comments powered by Disqus
相关讨论
  相关文章
» 智慧家居大步走 Matter实现更好体验与可靠连结
» 开启边缘智能新时代 ST引领AI开发潮流
» 模拟工具可预防各种车用情境中的严重问题
» 低功耗MCU释放物联网潜力 加速智慧家庭成形
» 车商和一级供应商为连网汽车保护资料安全


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK83SDCMFEESTACUKD
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw