帳號:
密碼:
CTIMES/SmartAuto / 新聞 /
新思:挾IP豐富資源 全面提升晶片測試速度
 

【CTIMES/SmartAuto 姚嘉洋 報導】   2013年09月26日 星期四

瀏覽人次:【4023】
  

近半年來,由於晶圓代工製程的競爭愈演愈烈,也使得上游的EDA(電子設計自動化)與IP(矽智財)業者,必須與晶圓代工業者有更為深入的合作,就各自的專長彼此互補,以形成完整的生態體系,來滿足廣大的Fabless(無晶圓半導體)業者的晶片設計需求。

新思科技資深產品行銷經理Robert Ruiz。攝影:姚嘉洋
新思科技資深產品行銷經理Robert Ruiz。攝影:姚嘉洋

而先前Cadence所發表的新款開發工具,所著重的目標,是在於諸多不同的IP在單晶片進行整合後,需要花費更多的時間進行研發與測試,因此希望能透過該工具來減少研發與測試時間。無獨有偶的是。新思也挾其豐富的IP資源,也推出目的相同的開發工具,希望能減少客戶的測試時間。

新思科技資深產品行銷經理Robert Ruiz表示,近期許多半導體大廠在進入更為先進的半導體製程後,的確面臨了不少挑戰,其中測試時間的壓力更是與日俱增,也因此新思在測試與驗證領域上,的確投入了相當多的研發與併購動作,希望能協助客戶減輕開發負擔。

他進一步談到,就單晶片的測試上,包含了相當多的IP,光是週邊介面就有HDMI、USB與PCI EXPRESS等,其他如處理器、邏輯單元與處理器等,也都是IP的一環。雖然就單一IP而言,各家所提供的IP方案,會有測試方案可供選擇,但問題在於每個IP之間的互連測試,卻是產業界目前急需解決的問題,新思所著眼的,是希望從系統單晶片的層級來看待測試需求。也因此,新思科技所推出的Design Ware STAR層階系統中,為每個IP及邏輯區塊的RTL中建立了IEEE 1500介面,希望能讓測試的時間大幅縮短。除此之外,該軟體亦可以自動進行IP測試整合,亦可以減少數週DFT(Design For Test;可測試設計)的時間。

Robert Ruiz透露,新思在測試方面的解決方案,除了會提供給Fabless、IDM與封測業者外,為了提升測試速度,新思的確也與ATE(自動化測試設備)業者有密切的合作,原因就在於希望能盡力減少客戶的測試時間。因此並不會與ATE業者直接競爭,反倒是能用軟硬體互補的方式,來滿足客戶需求。

關鍵字: EDA  IP  晶圓代工  測試  驗證  Fabless  封測  新思科技 
相關新聞
強調系統導向 Mentor技術論壇推IC設計新思維
AI與雲端平台正在改變EDA設計流程
AI深入EDA設計 Mentor以機器學習強化CMP建模
Marvell連續七年榮獲「德溫特全球百大創新機構 」稱號
中國EDA技術開發商國微技術 獲中國重大科技專項補助
comments powered by Disqus
相關討論
  相關新品
CWFA205: WiFi+BT
原廠/品牌:鉅景
供應商:鉅景
產品類別:RF
GPS SiP Module
原廠/品牌:鉅景
供應商:鉅景
產品類別:RF
CGPA10x: GPS SiP
原廠/品牌:鉅景
供應商:鉅景
產品類別:RF
  相關產品
» ST:功能安全將是工業4.0的重中之重
» Kneron與新思科技合作推廣低功耗AI IP解決方案
» 伺服器48V新標準正熱 Vicor三相RFM滿足機架電源新挑戰
» 瑞薩電子推出單一封裝的簡化型數位電源模組系列產品
» 智原推出新款最小面積USB 2.0 OTG PHY IP
  相關文章
» 異質整合 揭櫫半導體未來20年產業藍圖
» 再見摩爾定律?
» 仿真和原型難度遽增 Xilinx催生世界最大FPGA
» 半導體產業換骨妙方 異質整合藥到病除
» 異質整合推動封裝前進新境界

AD


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2019 遠播資訊股份有限公司版權所有 Powered by O3
地址:台北市中山北路三段29號11樓 / 電話 (02)2585-5526 / E-Mail: webmaster@ctimes.com.tw