Panasonic公司与瑞萨科技自1998年以来即共同开发制程技术并建立成功的合作关系，目前将继续合作开发32奈米之单芯片要素制程技术。两家公司均相当有信心，相信32奈米晶体管技术及其他先进技术不久将可运用于大量生产。

32奈米制程之单芯片虽预期将可藉由缩小设计以降低成本并提升效能，但目前仍然有许多技术问题有待解决。特别是需要引进新的材料与开发新的技术，以突破进一步整合时所遭遇的障碍，例如，现有技术经常发现的晶体管闸极漏电以及电流特性不一致的问题等。引用新材料在技术上有其困难度，因为32奈米晶体管效能若要达到可接受的程度，在技术上面临的挑战远比上一代制程更为困难。

为了因应上述挑战，新的32奈米单芯片制程将采用新开发之具有Metal/High-k1闸极堆栈架构的晶体管技术，同时采用新的Ultra-Low-k2材质的配线技术。为了达成运用32奈米之CMIS(互补金属绝缘膜半导体，CMOS技术之一)技术，须在优化的情况下，于具有Metal/High-k闸极堆栈架构的晶体管的原子层级上加入超薄膜覆盖层4，以进一步发展传统晶体管藉由部署氧化硅薄膜做为闸极绝缘体层的构造。而藉由导入此覆盖层，已证明将可提升晶体管在实际使用时的可靠度，并抑制晶体管之间电子特性的差异，因此将可于大规模的回路中运作。

两家合作伙伴早在瑞萨科技尚未成立之前，即已共同合作开发新一代的单芯片技术，截至目前为止已有非常卓越的合作成果，计有2001年开发的130奈米DRAM混合制程、2002年开发的90奈米单芯片、2004年开发的90奈米DRAM混合制程、2005年开发的65奈米单芯片制程，以及2007年开发的45奈米单芯片制程。

本次最新的32奈米制程开发成果，将运用于先进行动装置及数字家庭装置的单芯片产品。