账号:
密码:
最新动态
产业快讯
CTIMES/SmartAuto / 產品 /
 

【CTIMES/SmartAuto 林佳穎报导】   2009年12月16日 星期三

浏览人次:【1918】

CEVA公司于昨日(12/15)宣布,推出首款整合式优化工具链(ntegrated optimizing toolchain),它可针对授权DSP 内核实现完全基于C语言的端至端开发流程。该应用优化器 (Application Optimizer) 是CEVA-ToolBox软件开发环境套件的一部份,可让应用开发人员完全以C语言级轻易地开发出CEVA DSP软件,省下了任何手写的汇编语言,从而显著地提高 SoC 设计的整体性能并缩短其设计周期。

加入了应用优化器后,CEVA DSP内核经过强化的开发环境可大幅简化软件开发流程,提高目标应用程序的绝对性能。以使用标准窄频自适应多速率压缩 (AMR-NB) 的C语言语音编码器为例,CEVA-X1622 DSP内核在编译现成可用的代码 (最差帧幅及串流) 时,仅需要19 MHz速率;而其他的可授权解决方案却需要高45% 以上的速度,才能编译同样的现成代码。

随着现代 SoC 架构设计的复杂性不断提高,嵌入式软件开发的重担为 IC 供货商带来了最艰巨的挑战,针对特定多元化系统架构撰写和优化软件的工作,成为设计周期中最大的瓶颈。利用应用优化器工具链,结合CEVA-ToolBox开发环境中的其他重要组件,能够把软件设计流程转到纯C语言,并可减少设计工程师了解、掌握特定架构技术或窍门的负担。

關鍵字: DSP  CEVA 
相关产品
Ceva推出针对高阶消费和工业物联网应用的Wi-Fi 7平台
CEVA Wi-Fi 6 IP简化IC部署操作
CEVA推出UWB Radar超宽频雷达平台 适用於汽车儿童感测系统
CEVA推出高效DSP架构满足5G-Advanced大规模计算需求
联咏新型多感测器IP摄影机SoC设计整合CEVA DSP效能
  相关新闻
» ST汽车级惯性模组协助车商打造具成本效益的ASIL B级功能性安全应用
» 调研:2024年第一季全球晶圆代工复苏缓慢 AI需求持续强劲
» 西门子Solido IP验证套件 为下一代IC设计提供端到端矽晶品质保证
» 意法半导体RS-485收发器兼具传输稳定性与速度 适用於工业自动化、智慧建筑和机器人
» 工研院携手联发科开创「边缘AI智慧工厂」 创新整合平台降低功耗50%
  相关文章
» 开启边缘智能新时代 ST引领AI开发潮流
» ST以MCU创新应用技术潮流 打造多元解决方案
» ST开启再生能源革命 携手自然迎接能源挑战
» ST引领智慧出行革命 技术创新开启汽车新纪元
» ST:精准度只是标配 感测器需执行简单运算的智慧功能

刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK85O3VKMYUSTACUKL
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw