|
|
| 新时代逻辑运算解决方案──PLD |
|
【作者： Steve Prokosch】2004年05月05日 星期三
|
|
浏览人次：【6074】
附加逻辑的起源
附加逻辑（Glue Logic）的最早起源是贝尔实验室在1947年12月开发出的电晶体，最早被称为离散式逻辑（discrete logic），自此之后众多厂商纷纷投入这个神秘的领域，运用离散式矽逻辑元件开发各种有用的设备；包括Univac、TI、Motorola、IBM、以及Fairchild 在内的厂商皆投入制造的行列，并运用逻辑闸元件开发出游戏机、无线电、卫星、一直到超级电脑等各种产品。许多厂商皆投入分散逻辑领域，但最著名的就是德州仪器在1962年针对美国太空总署的登月与太空探索计画所开发的TTL 74XX系列积体电路。这系列元件内含许多简单的离散式逻辑闸，用来取代真空管技术。其中包括7400 quad NAND正反器、7474 twin D-type Flops、74160-decade 计数器、二进位加数器、以及其它简单功能的元件。
在1968年，市场开始享受新技术带来的利益之时，英特尔同时推出了第一款1k RAM 元件，Gordon Moore 也在1965年针对半导体内含电晶体数量作出指数性成长（每2年倍增）的预言，此项预言至今仍旧适用。这些制程技术上的演进协助分散逻辑元件嵌入在体积更小的封装中，并让更多的离散式元件能整合在单一封装中。这种发展让研发业者能缩小机板空间以及减少元件数量，并在电子产品设计的初期就能推出基本的开发元件。此后的数年，市场对于多元化应用的需求持续成长，促使业界开发各种改良型TTL方案。这项举动，为分散逻辑元件的新产品发展打下一剂强心针。各种兴新应用促使制造商不断推出范围更大的电压与功率规格，并持续将产品的成本降低，结果就是更多的分散元件陆续问市，支援新一代系统研发业者的需求。
在1970年代，光是根据分散逻辑所改良的新型记忆体元件就呈现爆炸性的成长。多款7400系列元件以及建置特殊功能的系列产品，就采用当时最先进的半导体制程设备。在1980年代初期，众多系列逻辑元件陆续问市。衍生的系列产品包括: TTL、S、LS、AS、F、ALS、CD4000、HC、HCT、BCT、AC、ACT、FCT、ABT、以及AHCT等。在面对这么多不同的选择时，大多数逻辑元件厂商推出自己的产品组合，避免让研发业者在面对核心电压、I/O容忍度、以及速度等因素的限制下找不到适合的产品。此外，设计工程师必须注意随着制程技术持续转移，以及使用者数量等因素，所造成这些逻辑元件被淘汰的情况。若逻辑系列元件无法获得顾客的青睐，其生命周期可能比原先预期的还来得短。
离散式逻辑元件应用领域
在发展初期，离散式逻辑被用来作为各种复杂系统的核心。当Zilog、Motorola、以及Intel 在1970年代初期推出微控制器时，离散式逻辑主要被用来开发各种复杂系统的周边装置。随着时间流转，离散式逻辑亦逐渐被称为附加逻辑，这个名称表现出现今的附加逻辑被用来串连系统中的各个部份的功能性，虽然它已不再像当初问世时那般的风光，但离散逻辑至今仍是大多数系统不可或缺的一部份。由于在半导体业界的应用领域极为广泛，离散式逻辑是许多产业的关键元件。从电信、数据、无线通讯、可携式装置、一直到医疗，这些元件可作为任何种类电子逻辑讯号之间的连结桥梁。即使在最复杂的系统，仍然需要一些简单的逻辑功能，离散式逻辑元件制造商不断在相同的基本逻辑功能上建置各种新特色，以吸引各市场客户的目光。多重技术市场区隔让离散逻辑有拓展的空间，如今已包括背板逻辑、边界扫瞄、收发器、电压与逻辑转换等领域。业界甚至开发出各种特殊功能的逻辑元件，支援各种特别的需求，像是分频器、锁相回路、比对器、ALU（演算逻辑单元）、以及像是I2C功能的特殊汇流排通讯协定配件。但多元化的功能只是起步而已，现今的元件更进一步提供众多不同的封装规格、速度、电压、温度范围、以及制程技术。
逻辑运算的选择
对于大多数的系统设计而言，可利用许多方式来建置逻辑功能。离散逻辑只是解决设计问题的其中一个选项。有些设计业者喜欢运用微控制器，因为它在运作时具有序列的特性。有些则偏爱逻辑建置方案，主要因为拥有平行运作能力以及优异的速度。但若所有因素皆排除在外，最终解决方案可被开发成许多不同的型态。考量的因素包括产品尺寸、速度、或过去的经验，企业在决策时亦会考量存货甚至稳定性等因素。在面对现有技术与成本上的问题时，研发业者通常会在离散逻辑、可程式化逻辑（PLD）、特殊应用标准产品（ASSP）、或特殊应用积体电路（ASIC）之间做选择。为进一步了解这些元件的定义，Gartner列出以下的定义标准：
- ˙ASIC ──针对特定应用所开发的IC产品，针对单一客户进行客制化。
- ˙ASSP── 针对特定应用所开发的IC产品，通常有多家客户。
- ˙PLD── 在组装后（尚未嵌入记忆体）仍可进行程式化的IC产品。
这些产品选择各有其优缺点。 (表一)列出每种技术的特性与缺点。评分范围为1至10分，最佳是1分，最差是10分。
| 《表一 逻辑方案的评估标准》 |
|
| 技术 |
易用性 |
成本 |
耗电率 |
产品上市速度 |
| ASIC |
9 |
2 |
3 |
10 |
| ASSP |
8 |
5 |
6 |
8 |
| 离散逻辑 |
1 |
4 |
4 |
2 |
| CPLD |
3 |
6 |
6 |
2 |
虽然选择标准并不一定永远都是研发决策的首要考量因素，但通常都会在考量清单中。例如，若产品上市时程是主要的决策考量因素，ASIC与ASSP可能就会被排除在考量名单外。 ASSP元件仅活跃于某些市场，且并不能支援所有类型的设计。在考虑多元化与上市时程时，最佳的选择应是离散逻辑或PLD；若产品面临的产品存活时间较短暂，PLD应是最佳的选择，因为业者可同步进行元件设计以及机板线路配置。若决策者最主要的考量因素是成本，则离散逻辑会是最后的赢家。但元件成本仅在整个系统中占有一小部份，因此必须进行更广泛的研究。
制造的成本
@内文NEMI（National Electronics Manufacturing Initiative）将转移成本定义为在采用某些元件并将它们转换成能运作的电子组件过程中所投入的成本，这个成本包括采购、合约成本、以及测试成本；实际的成本视机板支援的产业而定，产业包括消费性产品、可携式装置、汽车／航太、办公室系统、以及商务产品等。如我们所预料，高阶商务产品以及航太零组件有最高的转换成本，主要因为它们需要特别的处理、记录、以及可靠度。NEMI提供的(表二)列出各市场每个I/O的转换成本：
| 《表二 NEMI针对1999～2003的预估资料》 |
|
| 使用1年的产品 |
1999 |
2000 |
2001 |
2002 |
2003 |
| 汽车/航太 |
0.9美元 |
2.0美元 |
2.0美元 |
2.0美元 |
1.8美元 |
| 消费性产品 |
0.7美元 |
0.6美元 |
0.6美元 |
0.5美元 |
0.4美元 |
| 可携式装置 |
0.8美元 |
0.65美元 |
0.5美元 |
0.5美元 |
0.45美元 |
| 办公室系统 |
0.5美元 |
0.32美元 |
0.29美元 |
0.28美元 |
0.26美元 |
| 商务产品 |
1.2美元 |
1.0美元 |
0.8美元 |
0.8美元 |
0.75美元 |
大多数研发工程师在查看零组件清单时，仅会考虑到印刷电路板（PCB）上元件的成本。有许多人不了解特殊处理、封装、组装、以及其它潜藏的设备问题。通常元件成本仅占产品总成本的一小部份，除了材料成本之外，还包括印刷电路板配线、机板制造、组装与测试、以及存货等方面的成本。随着电路板的设计日趋复杂，这些成本将远超过机板上元件本身的成本。为彻底了解每个元件的各项成本，我们必须在元件成本以及使用这些元件衍生成本两者之间取得最佳平衡点。组装成本通常和元件的数量（主动与被动）以及元件的种类（表面附着或通孔连结）有关连，使用的离散逻辑元件愈多，连结点就愈多，因此组装的成本就愈高。
元件组装与电路板成本之考量
整合度愈高，所须处理的元件数量就愈少；要达到高整合度可透过许多方法，例如像运用离散式逻辑元件以及有效率地运用现有的资源。简单的离散式逻辑可将多组功能相同的元件整合在单一封装中，若不需使用到所有加乘器，就不需使用到相关的针脚；因此即使有些资源没有被用到，仍须支付这些资源的成本。这种额外支付成本的现象会发生在主动式逻辑元件以及被动式元件身上，若是离散逻辑资源需求愈多，组装制程的成本也就愈高，元件会占用更多的机板空间以及耗用更多的绕线成本，很明显地离散逻辑的实际成本远超过零组件本身报价。
根据NEMI最近的一项研究报告，每个接触点（不论是通孔或表面附着）的组装成本为0.04美元。离散逻辑与CPLD针脚数的范例如(表三)所示。
| 《表三 离散逻辑与CPLD的针脚功能比较》 |
|
| 元件/针脚数 |
Schmitt 输入 |
电压转换 |
I/O 转换 |
边界扫描 |
| SN74LVC14 /14 |
是 |
? |
? |
? |
| SB74ACVAH164245 /48 |
? |
是 |
? |
? |
| SB74HSTL16918 /48 |
? |
? |
是 |
? |
| SN74LVTH18512 /64 |
? |
? |
? |
是 |
| Xilinx CPLD /100 |
是 |
是 |
是 |
是 |
我们可从表三看到必须使用174组离散逻辑针脚才能达到与CPLD相同的功能。离散逻辑组装的成本为10.44美元，而CPLD组装成本为6美元，这还不包括个别离散逻辑元件的外部被动元件。若我们分析离散逻辑以及CPLD的可用针脚，则CPLD解决方案需要较少的被动元件。在离散逻辑方面，可使用的针脚为全部174组中的49组。对于CPLD而言，100组针脚中有80组是可使用的。您不仅能从CPLD中获得更多的资源，就本身报价以及组装成本而言它都较为低廉，且需要的被动元件也比较少。在使用多组离散逻辑元件时，别忘了在电路板上加装被动式连结点（contact）。虽然不同元件的实际状况不一致，但单一晶片的电源与接地连结数通常低于多组离散逻辑元件。记得对于每个封装而言，至少需要一组电源以及一组接地连结点，对于体积较大的封装而言，可能需要4至6组电源与接地连结点。
对于要求低成本的产品而言，CPLD元件的组装成本似乎较为低廉，但印刷电路板的制造亦须纳入考量；例如在配置印刷电路板时，减少电路层的数量必定有助于压低成本。在一些高速系统设计中，有时会需要更多的电路层，若我们分析离散逻辑元件的针脚数量以及配置电路板的线路资源，比较后的结果会发现使用离散逻辑时所使用的连结点数量会大幅增加。额外增加的离散逻辑连结点，不仅增加线路配置错误的机率，且由于针脚数量增加导致可能需要更多的电路层来配置讯号线路。这不仅会增加电路板的层数，亦可能会增加整个系统的尺寸大小以及耗电量。若比较表三的相同元件，则最后的总面积则如(表四)所示。
| 《表四 总面积比较》 |
| 元件/ 针脚数量 |
尺寸 |
| SN74LVC14AD /14 |
70.5mm2 |
| SB74ACVAH164245GR /48 |
72mm2 |
| SB74HSTL16918DGGR /48 |
72mm2 |
| SN74LVTH18512 /64 |
102mm2 |
| Xilinx CPLD /100 |
196mm2 |
若将离散逻辑元件的面积加总，会算出总面积为316mm2，而CPLD在100针脚的VQ封装中会占用196mm2的面积。 CPLD解决方案占用空间大约减少40％，且使用较少的印刷电路板绕线层。
仓储成本与产品淘汰风险之考量
仓储成本是电子装置总制造成本中的另一项变数。这方面的因素包括运送成本、储存、组装、以及机械处理等。存货控制流程中成本比例较高的两个因素为：运送与机械处理。产品制造的订货量愈大，总成本就愈高。即使运送方案仅有少量的供应商，但产品的重量、保存、以及送交时花费的时间，都会影响零组件的供料以及印刷电路板组装的进度。若使用的是离散逻辑，必须订购多组元件，以及配合产品制造流程规画元件的运送以及排序/储存等方面的作业；若仅使用到少量的元件，订购、运送、储存、以及组装所耗用的时间就比较短，其结果就是较少的零件以及较低的成本。虽然离散逻辑最初看似成本较低廉，但经过详细的分析，加上印刷电路板上使用的元件数量愈来愈多时，成本就会愈来愈高。
其中一项经常被忽略的就是产品被淘汰的风险；除非业者曾经试着更换一组已停产的零组件，否则可能永远不会去检查某项元件的量产状况。若某个系列的产品提供种类众多的零件，就提供更高一层的保障；另一方面，若产品是来自尚未发展成熟的市场，则产品撑不过数年就被淘汰的机会就比较高。就量产型消费性产品而言，这可能根本称不上是一种问题，但对于包括像医疗、工业、电信、数据这些要求设备具备至少10年以上寿命的产业而言，就会形成严重的问题；因此应确认货源能延续相当长的时间，避免向夕阳市场的厂商采购产品。而若选择像CPLD这类具备许多功能的元件，则元件停止发展的机率就会降低，因为这类产品很少系列会有很短的生命周期。例如，若公司提供3个系列的元件支援3种不同的核心电压，市场机制会决定其产品的寿命。通常产品会一直持续到无法再接到新订单为止。其中一项重点就是应注意厂商仅推出少数产品，或是推出多款相同电压规格的产品。
寻找最佳附加逻辑解决方案
在此我们须了解离散式逻辑的隐藏成本，以及市面上有哪些替代方案？如本文一开头所谈的，选择方案包括ASIC、ASSP、PLD，但若能容许序列运作模式，则任何微控制器或处理器都可以作为替代方案。为简化讨论的流程，本文主要讨论各种类似的建置方案，不讨论任何微控制器或处理器；ASIC解决方案主要支援量产型的单一市场应用；ASSP元件若符合特定的市场以及您本身的需求，则也是理想的替代方案。对于大多数系统而言，最佳的解决方案应是可编程逻辑元件。如(表五)以及(图一)所示，PLD元件持续以惊人的速度成长，反观离散逻辑元件似乎呈现停滞不前的状况。 （表中的数字代表全球的营收额，单位为百万美元）
《表五 iSuppli Application市场预测PLD与标准逻辑元件的成长（2003年第4季）》 |
| ? |
2002 |
2003 |
2004 |
2005 |
2006 |
2007 |
CAGR 2000-2007 |
| Standard Logic ICs |
1,748 |
1,554 |
1,672 |
1,782 |
1,599 |
1,646 |
1.45% |
| Programmable Logic (PLD) |
2,584 |
2,865 |
3,332 |
3,947 |
4,341 |
4,844 |
14.03% |
| 《图一 逻辑组件的衰退以及PLD的成长（单位：百万美元）》 |
|
这个趋势是因为愈来愈多功能不断整合至CPLD与FPGA元件。另一方面也是因为可编程的逻辑元件持续运用尖端的制程技术，让元件内的线宽持续缩小。这些电路尺寸缩小设计亦增加每片晶圆的晶粒产量，进而降低成本。封装技术的改进亦有助于降低成本，如Quad Flat No Lead（QFN）元件的问世，让封装成本亦得以持续下滑。
稳定性
稳定性可从许多层面来考量，包括元件稳定性到系统稳定性；在建构一套完整系统时，稳定性就是整个设计流程中的重要因素。元件通常类似ESD规格，成熟度不高且对组装流程较为敏感。在置于印刷电路板时，每个连结点都须透过焊锡连结，且不能有遗漏。焊锡接点的数量愈多，发生遗漏焊接点的机率就愈高。对离散元件而言，许多电源与讯号连结点导致连结点的数量居高不下。在使用像是PLD等整合型解决方案时，这些连结点都置于矽元件内部，且在出货之前会经过彻底的测试。因此连结点都是位于元件内部，且元件在出厂前必定已通过测试与检验。若连结点位于元件外部，则能降低在机械组装过程中出错的机率。再次强调，离散式逻辑元件仍有其它的致命弱点。
耗电率
在考量功耗时，包括静态与主动（或动态）耗电率都须纳入分析。就离散元件而言，静态耗电率相当低，但新型CPLD技术以及制程的改进，让这些向来耗电率偏高的元件能与离散逻辑元件相互竞争。以Xilinx第一套低耗电CPLD为例，它采用0.35微米制程技术，本身没有任何低耗电的设计，但待机模式下耗电率可达25uA（32 组Macrocell元件）；现今推出的CoolRunner- II，待机电流则可降低至12uA（32 组Macrocell 元件）。离散逻辑虽可能达到这么低待机耗电率，但却没有特殊的功能来降低主动运作模式下的耗电率。 CPLD则具备许多特殊功能，可降低主动模式的耗电率。
将许多功能整合至CoolRunner-II的一个实例就是DataGATE；这种模式让设计者能将系统没有使用的输入讯号随时关闭。这种作法能避免不必要的针脚切换，这类作业在元件尚在运作时会降低短路电流。当元件的门槛值因讯号切换而被跨越时，就会产生短路电流，在切换逻辑状态（1至0或0至1）的短暂时间中，输出端会将VCC加以短路让电压降至接地水平。这种现象会发生在任何CMOS电路。透过减少输出讯号的切换，耗电率就能大幅降低。由于额外的控制逻辑与成本上的考量，这类功能通常不会出现在离散逻辑元件上。
易用性
1980年代之前的设计模式与现今采用的技术有极大的差异。现今市面上有许多工具，可协助业者设计矽元件以及印刷电路板，业者不须透过设计线路编辑器来配置印刷电路板上的逻辑元件，不必再以这种模式进行系统设计。各种设计合成工具让多种功能可整合至单一矽元件。这种革新归因于持续提高的复杂度与系统功能，此外这些性能强大的新工具通常免费提供大多数的元件功能。对于各种复杂功能而言，例如像是需要更多工程资源的设计工具，能针对每个使用者提供特定操作设定的工具。
转移至CPLD的离散逻辑元件使用的模式通常相当直接，且容易建置。若已有设定档（schematics），亦可透过设计输入工具来汇入这些设定档。若使用者较擅长像是VHDL或Verilog这类高阶设计语言，市面上亦有各种汇入工具来满足这些需求。
逻辑预估
若仍然对于离散逻辑与CPLD成本有所疑问，以下可分析组装某个半导体元件所须耗费的成本。 (图二)显示一组粗略的预测数据，估算有多少离散逻辑元件能嵌入在最小的CPLD，并推测封装、测试、以及晶粒的成本。
在大多数的状况下，CPLD会比离散逻辑还要便宜。离散逻辑的优势在于小型的ASIC仅需少量的逻辑公式。 (图三)显示离散逻辑与CPLD之间的预测。很明显地可看出并非所有状况都是由CPLD胜出。但有二个区域，离散逻辑具有成本上的优势。
目前市面上有一套新工具可用来比较离散逻辑与PLD。透过该套工具，离散逻辑元件使用者能在系统设计的选择阶段，评比各种成本优势的效益。使用者仅须从清单中选择准备要使用的离散逻辑元件，并观看与CPLD之间的比较。这套工具的撷取画面如(图四)所示。
在图四范例中，很明显看出CPLD的成本较低（蓝色标记），但我们尚须检验其它因素才能完全了解这些结果。第一点就是离散逻辑与CPLD之间的直接关联，这方面并没有考量逻辑最佳化，这类最佳化调校能提升软体运作的效能。因此这对于PLD而言是最不理想的逻辑状况且可以加以改进，让所需的设计适合应用在较小的CPLD。就共同产品数量、通用讯号名称、讯号状态层级转换器、或是边界扫瞄角度来看，改进的幅度可能相当可观。由于CPLD已内建边界扫描、层级转换、输入讯号调整、以及能分享通用逻辑资源,因此多种离散功能可汇整至单一元件。
结论
对本文提供的资讯而言，使用单一可重复编程元件能获得超越使用多组离散逻辑元件的优势，并可透过元件成本、简化设计、降低组装成本、系统可靠度、降低系统耗电率等特性，让成熟的单晶片解决方案协助系统设计顺利进行。而选用高整合度的单一可编程晶片，是业者在开发新产品时可选择之优良解决方案。
（作者为Xilinx美商智霖CPLD产品行销经理）
|
|
|
|
|
 |
︱ |
Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3 v3.20.2048.18.189.180.244 |
地址:台北数位产业园区（digiBlock Taipei） 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 / E-Mail: webmaster@ctimes.com.tw |
|
|
相關时事单元
相關作者
相關产业类别
相關关键字
相關组织
相關产品类别
相關网站单元