帳號:
密碼:
最新動態
產業快訊
CTIMES/SmartAuto / 新聞 /
三星發表12層3D-TSV封裝技術 將量產24GB記憶體
 

【CTIMES/SmartAuto 籃貫銘 報導】   2019年10月07日 星期一

瀏覽人次:【5762】

三星電子今日宣布,已開發出業界首個12層的3D-TSV(Through Silicon Via)技術。此技術透過精確的定位,把12個DRAM晶片以超過6萬個以上的TSV孔,進行3D的垂直互連,且厚度只有頭髮的二十分之一。

/news/2019/10/07/2042046200S.jpg

三星指出,該技術封裝的厚度(720um)與目前的第二代8層高頻寬記憶體(HBM2)產品相同,能協助客戶推出具有更高性能與容量的次世代儲存產品,且無需更改其系統配置。

此外,新3D封裝技術還具有比現有的引線鍵合技術短的晶片間數據傳輸時間,能顯著提高速度並降低功耗。

三星電子TSP(測試與系統封裝)執行副總裁Hong-Joo Baek表示,隨著各種新的高性能應用的出現(如AI和HPC),能整合所有複雜的超高性能記憶體的封裝技術變得越來越重要。隨著摩爾定律達到其極限,預計3D-TSV技術的作用將變得更加關鍵。

此外,透過將堆疊層數從8個增加到12個,三星表示將很快能夠量產24 GB高頻寬記憶體,其容量是當今市場上8GB的三倍。

關鍵字: DRAM  NAND Flash  TSV  3d ic  三星(Samsung
相關新聞
IDC:2024第一季全球智慧手機出貨成長7.8% 三星重返第一
Ansys攜手台積電與微軟 共同提升3D IC可靠度模擬
台灣美光台中四廠正式啟用 將量產HBM3E及其他產品
Ansys半導體模擬工具通過聯電3D-IC技術認證
美光發布記憶體擴充模組 加速CXL 2.0應用
comments powered by Disqus
相關討論
  相關文章
» 以協助因應AI永無止盡的能源需求為使命
» 低 IQ技術無需犧牲系統性能即可延長電池續航力
» P通道功率MOSFET及其應用
» 運用能量產率模型 突破太陽能預測極限
» 新一代4D成像雷達實現高性能


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.2048.3.145.175.243
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw