帳號:
密碼:
最新動態
 
產業快訊
CTIMES/SmartAuto / 產品 /
智原科技推出聯電65奈米LL製程記憶體編譯器
 

【CTIMES/SmartAuto 林佳穎報導】   2008年02月01日 星期五

瀏覽人次:【11088】

ASIC設計服務暨IP研發廠商智原科技,宣佈推出聯電65奈米LL製程的先進記憶體編譯器。這款65奈米記憶體解決方案的主要特性為多列冗位(row redundancy)的設計,提供了記憶體修復功能、內建BIST測試介面(BIST test interface, BTI)以及可兼顧良率和效能的sensing margin調整機制等。這款設計精良與周全考慮客戶需求的65奈米LL記憶體編譯器已經通過晶片驗證。

由於65奈米高階製程的成本較高,所以客戶鎖定的主要應用市場多屬主流的量大市場,例如無線、消費性電子、高解析度影音以及網路應用等。這些應用都需要比較複雜的SoC設計以及動輒數百個記憶體單元去進行影像或是網路通訊的資料處理等。在這些相關應用的設計上,先進的65奈米雖然可以提供很高的記憶體密度而符合需求,但是由於製程的變異以及較高的設計複雜度,導致記憶體的漏電和良率的損失等都變的更加突顯,進而大幅影響到整體效能的呈現,也充分考驗了晶片設計廠商的設計能力。

智原的65奈米記憶體編譯器是在聯電LL製程下的最佳化解決方案。它讓使用者得以依各自需求,產生許多記憶體的選項,包括字元、位元以及面積比例上的調整等。且更重要的是,取得這些主控性之餘,設計者同時間仍能保有絕佳化的尺寸、效能以及耗電量等。以一個65奈米LL製程所產生的4Kx16記憶體為例,和90奈米SP製程比較起來,它可節省20~40%以上漏電、50%的尺寸微縮、以及20%以上的效能提升等。除此之外,智原的記憶體編譯器提供許多DFM功能;良率的提升上也因為內建的2列主動修復功能 (Built-in 2-row redundancy)以及可調式sensing margin而有大幅成效。同時,客戶也可以自行選擇是否要內建BIST測試介面,來降低晶片繞線上的空間需求、尺寸、以及提升整體效能。

關鍵字: 記憶體編譯器  65奈米  智原科技  聯電  系統單晶片 
相關產品
聯電推出首款RFSOI 3D IC整合方案 加速5G時代創新
聯電40奈米RFSOI平台優化毫米波射頻前端 加速5G裝置開發
智原推出新款最小面積USB 2.0 OTG PHY IP
Cypress推出65奈米144-Mbit SRAM記憶體
思源科技提供聯華電子65奈米製程設計套件
  相關新聞
» 豪威集團與飛利浦合作開發車內駕駛健康監測解決方案
» 格斯科技與筑波科技合作進行高階電池檢測
» Crucial擴展DDR5 Pro電競記憶體產品組合 為遊戲玩家提供更快速度
» 奧迪導入恩智浦UWB產品組合 實現免持汽車門禁
» NVIDIA乙太網路技術加速被應用於建造全球最大AI超級電腦
  相關文章
» STM32MP25系列MPU加速邊緣AI應用發展 開啟嵌入式智慧新時代
» STM32 MCU產品線再添新成員 STM32H7R/S與STM32U0各擅勝場
» STM32WBA系列推動物聯網發展 多協定無線連接成效率關鍵
» 開啟邊緣智能新時代 ST引領AI開發潮流
» ST以MCU創新應用潮流 打造多元解決方案

刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.1.HK8B1450LICSTACUK9
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw