Panasonic公司與瑞薩科技自1998年以來即共同開發製程技術並建立成功的合作關係，目前將繼續合作開發32奈米之單晶片要素製程技術。兩家公司均相當有信心，相信32奈米電晶體技術及其他先進技術不久將可運用於大量生產。

32奈米製程之單晶片雖預期將可藉由縮小設計以降低成本並提升效能，但目前仍然有許多技術問題有待解決。特別是需要引進新的材料與開發新的技術，以突破進一步整合時所遭遇的障礙，例如，現有技術經常發現的電晶體閘極漏電以及電流特性不一致的問題等。引用新材料在技術上有其困難度，因為32奈米電晶體效能若要達到可接受的程度，在技術上面臨的挑戰遠比上一代製程更為困難。

為了因應上述挑戰，新的32奈米單晶片製程將採用新開發之具有Metal/High-k1閘極堆疊架構的電晶體技術，同時採用新的Ultra-Low-k2材質的配線技術。為了達成運用32奈米之CMIS(互補金屬絕緣膜半導體，CMOS技術之一)技術，須在最佳化的情況下，於具有Metal/High-k閘極堆疊架構的電晶體的原子層級上加入超薄膜覆蓋層4，以進一步發展傳統電晶體藉由部署氧化矽薄膜做為閘極絕緣體層的構造。而藉由導入此覆蓋層，已證明將可提升電晶體在實際使用時的可靠度，並抑制電晶體之間電子特性的差異，因此將可於大規模的迴路中運作。

兩家合作夥伴早在瑞薩科技尚未成立之前，即已共同合作開發新一代的單晶片技術，截至目前為止已有非常卓越的合作成果，計有2001年開發的130奈米DRAM混合製程、2002年開發的90奈米單晶片、2004年開發的90奈米DRAM混合製程、2005年開發的65奈米單晶片製程，以及2007年開發的45奈米單晶片製程。

本次最新的32奈米製程開發成果，將運用於先進行動裝置及數位家庭裝置的單晶片產品。