法國微電子研究機構CEA-Leti與意法半導體攜手展示了一個基於28奈米超薄體以及下埋氧化層（UTBB，ultra-thin body buried-oxide）FD-SOI技術的超寬電壓範圍（UWVR，ultra-wide-voltage range）數位訊號處理器（DSP，digital signal processor）。

該元件由意法半導體採用28奈米超薄體以及下埋氧化層的完全空乏型矽絕緣層金氧半電晶體元件（fully-depleted silicon-on-insulator，FD-SOI）製程，基底電壓（body-bias-voltage）調壓範圍0V至+2V，可降低電路最低工作電壓，在400mV時支援460MHz時鐘頻率（clock-frequency）。

透過整合雙方的設計技術，展品取得了超寬的電壓範圍、更高能效和空前的電壓效率和頻率效率。意法半導體和Leti開發並最佳化了0.275V－1.2V標準單元庫：透過利用非重疊功率－性能特性，取得了理想的實現成果。在最佳化單元中，快速脈波觸發型正反器（fast pulse-triggered flip-flops）是針對低壓可變性容限設計。

此外，晶片內部時序餘裕監視器（timing-margin monitors）動態調整時鐘頻率，使其為最大工作頻率的百分之幾，時序調整與電源電壓值、基底電壓值（body-bias-voltage value）、溫度和製程無關。因此，即便在0.4V時，該數位訊號處理器工作頻率仍可提高9倍。

意法半導體設計支援服務部執行副總裁Philippe Magarshack表示：「超薄體以及下埋氧化層FD-SOI技術是意法半導體的速度更快、散熱更小、更簡單的解決方案，在性能和節能方面取得巨大進步，同時盡量減少了對現有設計和製造方法的調整和改變。本次展出的數位訊號處理器證明，FD-SOI在如何使用能效更高的直至10奈米 的晶片設計更好的可攜式電池供電產品方面開創出一條新路。」

Leti部門副總裁暨設計和嵌入式系統平台業務主管Thierry Collette表示：「開發能夠充分發揮技術性能和能效優勢的先進設計方法，然後再利用這些方法設計最終適用於物聯網終端產品的專用元件，作為技術創新與上游工業之間的橋樑，Leti在這個過程中扮演著重要角色。」

於2014年2月12日舉辦的ISSCC第27屆「Energy-Efficient Digital Circuits」研討會上，Leti和意法半導體宣讀了合著論文「A 460MHz at 397mV, 2.6GHz at 1.3V, 32b VLIW DSP, Embedding Fmax Tracking」，並同時向與會者展示相關產品套件。