Cadence数位与客制/类比工具通过台积电10nm FinFET制程认证

益华电脑（Cadence）的数位与客制/类比工具软体已通过TSMC台积公司最新10奈米FinFET制程技术的设计叁考手册（Design Rule Manual, DRM）与SPICE模型认证。

Cadence客制/类比和数位设计实现与signoff工具已获台积电高效能叁考设计认证，能够为客户提供在10nm FinFET制程上最快速的设计收敛。这些工具软体包括：

· Encounter数位设计实现系统与Innovus设计实现系统：Encounter 数位设计实现系统已获得16nm FinFET Plus (16FF+) V1.0认证并通过最新DRM与SPICE模型的10nm认证。Encounter数位设计实现系统提供16nm与10nm制程的关键技术，并支援平面规划、布局与绕线，具备完善整合的颜色/脚位存取/变异性感知的时序收敛、时脉树与功耗最隹化。Cadence与台积公司也合作进行Cadence最新发表的Innovus设计实现系统认证，预计於今年四月底完成16FF+ V1.0认证，进一步於六月底完成10nm认证。
...
...

另一名雇主	限られたニュース	文章閱讀限制	出版品優惠
一般使用者	10/ごとに 30 日間	0/ごとに 30 日間	付费下载
VIP会员	无限制	25/ごとに 30 日間	付费下载