台积电已证实其 2 奈米（N2）制程已进入试产後期阶段，并预定於 2025 年下半年正式量产（high?volume production, HVM）。董事长魏哲家强调，N2 制程量产与 3 奈米节点曲线类似，加上单价较高，预期此节点将为公司带来更显着的获利提升。

/news/2025/07/31/1245124140S.jpg

台积电也公布 N2 缺陷密度曲线已降至低於 N3、N5 与 N7 同期水平的水准，显示缺陷管理与良率提升良好，符合量产准备条。初期月产能估计约在 4 万片晶圆，并预计在首年内透过新竹与高雄厂持续扩建，於 2026~2027 年达到最高每月约 12～18 万片产出。

首波客户包括 苹果 (Apple)、Nvidia、Mediatek、AMD 等，其中 Mediatek 已宣布将於 2025 年 9 月进行首批 2 奈米晶片设计流片（tape?out）。另台积电也预测 AI 与高性能运算（HPC）需求将让 N2 成为首年最受欢迎的先进节点之一，其初期设计案数量已超过早期的 N3、N5 水准。

N2 采用环绕闸极（GAA）结合 nanosheet 结构，相较於 N3 制程，在相同性能下功耗可降低 25－30%，同时速度提升 10～15%，晶片密度增加超过 15%。此节点被视为台积电由 FinFET 走向 GAA 架构的重要分水岭，也显示公司拥有强大的制程学习曲线与缺陷控制能力。