帳號:
密碼:
CTIMES / 蔡力行
科技
典故
從單一控制到整合應用──淺論晶片組的發展歷程

高度整合的晶片組不過是這幾年才發生的事,如果說CPU是電腦的腦部,Chipsets就可算是電腦的心臟了。
聯發科蔡力行獲頒中大名譽博士 表彰對台灣產業貢獻 (2022.01.10)
國立中央大學於1月7日,頒授名譽博士學位,給聯發科技副董事長暨執行長蔡力行先生,表彰他長期以來致力推動台灣半導體、積體電路設計及電信產業升級,展現卓然之國際化管理長才,對台灣科技產業發展影響深遠
英特爾與台積電簽訂協定,移植Atom核心技術 (2009.03.03)
英特爾與台積電在美國時間週一(3/2)共同宣佈,雙方簽訂合作備忘錄,雙方將在技術平台、矽智財架構及系統單晶片解決方案上展開合作關係。根據此協定,英特爾將移植其Atom處理器核心至台積電,包含製程、矽智財、資料庫與設計流程的技術平台
Spansion與台積電簽署合作協議擴展MirrorBit技術 (2007.09.19)
Spansion與台積電宣布,雙方已簽署一項合作協議,共同開發MirrorBit技術在40nm及更先進製程下的變異處理技術(Variations)。根據協議,Spansion將利用雙方共同開發的MirrorBit變異處理技術來擴展其在新領域的適用性,並由台積電負責製程驗證,並隨後將此Spansion的先進快閃記憶體技術導入量產
Spansion與台積電簽署MirrorBit技術合作協議 (2007.05.16)
全球純快閃記憶體解決方案供應商Spansion與台灣積體電路製造股份有限公司宣布,雙方已簽署一項合作協議,共同開發MirrorBit技術在40nm及更先進製程下的變異處理技術(Variations)
Spansion和台積電攜手打造創新快閃記憶體產品 (2005.08.15)
AMD和富士通公司投資的快閃記憶體供應商Spansion LLC與台灣積體電路製造股份有限公司15日公佈一項製造協議,根據此協議,台積電將為Spansion 110nm MirrorBit技術的GL、PL、WS系列無線產品和GL系列嵌入式產品提供晶圓製造能力;該協議的簽訂將提升Spansion 110 nm MirrorBit技術的內部產能
nVidia下單台積電 預計明年以12吋製程量產 (2002.11.22)
今年九月底有媒體傳出,原本nVidia已停止對台積電下單,第四季將始恢復下單動作,日前nVidia證實新推出的繪圖處理器GeForce FX,採用的正是台積電之0.13微米銅製程技術,預計自2002年11月至2003年1月的會計年度第四季以12吋晶圓量產
台積公司延聘馬場久雄擔任日本子公司總經理 (2002.06.25)
台灣積體電路製造公司25日表示延聘馬場久雄(Hisao Baba)先生擔任日本子公司總經理一職,負責該公司所有日本相關業務,並直接對日本子公司董事長長江幸昭負責,本項任命將於7月1日正式生效
台積電營運受331地震影響輕微 (2002.04.01)
台灣積體電路製造公司1日表示,31日下午發生於花蓮外海的地震,並未對該公司之廠房建築、設備及水電供輸系統造成損害,工廠的生產與營運在迅速完成檢修後也已陸續回復運轉
TSMC延聘Kees den Otter擔任歐洲子公司總經理 (2002.03.18)
台積電於今(18)日宣佈延聘Kees den Otter先生擔任歐洲子公司總經理一職,負責該公司所有歐洲相關業務,並直接對全球市場暨行銷資深副總經理金聯舫負責,本項任命將於4月1日正式生效
台積與PMC-Sierra合作開發高整合系統單晶片 (2001.12.22)
台積公司與美商PMC-Sierra公司20日宣佈利用先進的0.13微米製程技術,共同發展系統單晶片(SoC)產品。此次PMC-Sierra的寬頻半導體(broadband semiconductors)系統單晶片元件,集結了多項高階技術,採用互補金氧半導體(CMOS)製程技術,能於單一晶片上支援多層式3
台積電推出0.25微米CMOS影像感測製程技術 (2000.11.21)
台灣積體電路製造股份有限公司近日宣佈推出0.25微米互補式金氧半導體(CMOS)影像感測(image sensor)製程技術,今後解析度高達三百萬像素數的CMOS影像感測器,將能更廣泛的應用於高階數位相機與數位攝影機

  十大熱門新聞

AD

刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3
地址:台北市中山北路三段29號11樓 / 電話 (02)2585-5526 / E-Mail: webmaster@ctimes.com.tw