|
PCIe 7.0有什麼值得你期待! (2024.04.25) PCIe 7.0最大的優勢就是更高的傳輸性能,以及更佳的能源效率。對於HPC、AI和ML等應用來說,它的速度是PCIe 6.0的兩倍,意味著它可以提供更高的性能,同時也能降低能源的消耗 |
|
國科會擴大國際半導體人才交流 首座晶創海外基地拍板布拉格 (2024.04.14) 國科會於2023年啟動「晶片驅動台灣產業創新方案」(簡稱「晶創台灣方案」),持續結合生成式AI及半導體晶片設計製造優勢,布局台灣未來科技產業。經規劃多時的首座晶創海外基地於近日拍板落腳布拉格,將連結歐洲與台灣,打造國際化的晶片設計人才培育平台,擴大基礎晶片設計人才培育,並協助產業布局全球鏈結台灣 |
|
小晶片設計面面觀:原理、設計、系統開發 (2024.04.12) 毫無疑問,先進封裝絕對是半導體產業目前最引人注目的發展趨勢。只不過,這是屬於後段晶圓製程的工作,對於更上游、也就是晶片設計端來說,則是異質整合當道的時代 |
|
台灣RISC-V聯盟成立SIG工作組 推動開放架構應用能力 (2024.03.31) 由台灣物聯網產業技術協會( TwIoTA )所支持成立的台灣RISC-V聯盟( RVTA ),日前宣布成立「Platform SIG」及「 LLM SIG」兩個工作小組,期望透過SIG工作小組的深度交流,促進產、學、研各界在RISC-V科技應用的合作,讓台灣產業具備導入RISC-V開放架構的技術能力 |
|
智慧家居大步走 Matter實現更好體驗與可靠連結 (2024.03.26) 連接標準聯盟發佈的Matter,定義了下一代消費電子的連接標準。
透過家庭中已經存在的網路,將多個製造商的智慧家居設備無縫互連。
Matter承諾實現通用產品互通性、更好的使用者體驗以及安全可靠的連接 |
|
【東西講座】小晶片設計面面觀:原理、設計、系統開發 (2024.03.26) 毫無疑問,先進封裝絕對是半導體產業目前最引人注目的發展趨勢。只不過,這是屬於後段晶圓製程的工作,對於更上游、也就是晶片設計端來說,則是異質整合當道的時代 |
|
意法半導體高性能微控制器加速智慧家庭和工業系統開發應用 (2024.03.25) 意法半導體(STMicroelectronics;ST)推出一款結合MPU和MCU兩者之長的高性能產品--STM32H7微控制器。由於微處理器(MPU)系統通常更為複雜,其處理性能、系統擴充性和資料安全性更高,而微控制器(MCU)系統之優勢則是簡單和整合度高 |
|
日月光推出VIPack小晶片互連技術 助實現AI創新應用 (2024.03.21) 因應人工智慧((AI) 應用於多樣化小晶片(chiplet)整合的需求日益增加,日月光半導體宣佈,VIPack平台透過微凸塊(microbump)技術將晶片與晶圓互連間距的製程能力從 40um提升到 20um,這對於在新一代的垂直整合(例如日月光 VIPack 平台2.5D 和3D 封裝)與2D並排解決方案中實現創造力和微縮至關重要 |
|
聯發科展示前瞻共封裝光學ASIC設計平台 為次世代AI與高速運算奠基 (2024.03.20) 聯發科技推出新世代客製化晶片(ASIC)設計平台,提供異質整合高速電子與光學訊號的傳輸介面(I/O)解決方案,以聯發科技的共封裝技術,整合自主研發的高速SerDes處理電子訊號傳輸搭配處理光學訊號傳輸的Ranovus Odin光學引擎 |
|
COMPUTEX 2024聚焦生成式AI應用與科技 (2024.03.13) COMPUTEX 共同主辦單位 TCA(台北市電腦公會)表示,由於生成式 AI(GenAI)、LLM(大型語言模型)等 AI 科技快速發展,以及全球數位轉型(DX)需求持續增加,COMPUTEX 2024(2024 台北國際電腦展)即將在 6 月 4 日至 7 日於台北南港展覽館一館及二館登場,以「Connecting AI(AI串聯、共創未來)」為主軸,將有 1500 家海內外科技廠商,共同展出 |
|
亞灣2.0以智慧科技領航國際 加速產業加值升級 (2024.03.11) 為了促進地方產業加值升級,包括高雄「亞灣2.0智慧科技創新園區推動方案」也在2024年正式啟動執行!預計政府將投入170.39億元帶動孵育200家新創,並以智慧科技帶動產業加值升級,重點在於扶植關鍵產業,帶動在地就業4,200人;促進國內外廠商在地投資金額550億元,協助提升2,200億元產值!
經濟部次長林全能表示,「亞灣2 |
|
Ceva加入Arm Total Design 加速開發5G端到端SoC (2024.03.11) 物聯網無線連接領域IP廠商Ceva公司宣布加入Arm Total Design,目的在加速開發基於Arm Neoverse運算子系統(CSS)和Ceva PentaG-RAN 5G平台的端到端5G客製SoC,用於包括5G基地台、Open RAN設備和5G非地面網路(NTN)衛星在內在的無線基礎設施 |
|
imec推出首款2奈米製程設計套件 引領設計路徑探尋 (2024.03.11) 於日前舉行的2024年IEEE國際固態電路會議(ISSCC)上,比利時微電子研究中心(imec)推出一款開放式製程設計套件(PDK),該套件配備一套由EUROPRACTICE平台提供的共訓練程式 |
|
是德Chiplet PHY Designer可模擬支援UCIe標準之D2D至D2D實體層IP (2024.02.05) 是德科技(Keysight)推出Chiplet PHY Designer,這是該公司高速數位設計與模擬工具系列的最新成員,提供晶粒間(D2D)互連模擬功能,可對業界稱為小晶片(Chiplet)之異質和3D積體電路設計的效能進行全面驗證 |
|
群聯採Cadence Cerebrus AI驅動晶片最佳化工具 加速產品開發 (2024.01.31) 群聯電子日前已成功採用Cadence Cerebrus智慧晶片設計工具(Intelligent Chip Explorer)和完整的Cadence RTL-to-GDS數位化全流程,優化其下一代12nm製程NAND儲存控制晶片。Cadence Cerebrus為生成式AI技術驅動的解決方案,協助群聯成功降低了 35%功耗及3%面積 |
|
中研院5位元超導量子電腦 樹立台灣量子科技發展里程碑 (2024.01.29) 從21世紀初開始,量子科技研究已成全球趨勢,全球先進國家爭相投入龐大資源研發,中研院也在短短兩年多的時間,自主成功研發5位元量子電腦。也期待中研院量子團隊繼續進步,引領台灣研究發展方向,為台灣在量子科技領域取得關鍵技術的領先地位而努力 |
|
鑑別式與生成式AI相輔相成 (2024.01.27) 眼看2024年人工智慧(AI)即將成為驅動全球經濟成長的動力之一,除了所需與算力相關的硬/軟體,與演算法、語言模型等先進科技,就連傳產中小製造業未來也有機會從中切入 |
|
意法半導體新款微控制器融合無線晶片設計 提升遠距應用連線效能 (2024.01.23) 意法半導體(STMicroelectronics;ST)推出新款融合無線晶片設計與高效能STM32系統架構的微控制器(MCU)。STM32WL3這款無線MCU的全新節能功能可將電池續航時間延長至15年以上 |
|
創意採Cadence Integrity 3D-IC平台 實現3D FinFET 製程晶片設計 (2024.01.14) 益華電腦(Cadence)宣布,其Cadence Integrity 3D-IC 平台獲創意電子採用,並已成功用於先進 FinFET 製程上實現複雜的 3D 堆疊晶片設計,並完成投片。
該設計採Cadence Integrity 3D-IC 平台,於覆晶接合(flip-chip)封裝的晶圓堆疊 (WoW) 結構上實現Memory-on-Logic 三維芯片堆疊配置 |
|
Ceva推出針對高階消費和工業物聯網應用的Wi-Fi 7平台 (2024.01.12) 根據ABI Research預測,至2028年,支援Wi-Fi的晶片組產品的年出貨量將逾51億個,支援Wi-Fi 7標準的晶片組將逾17億個,致使半導體企業和OEM廠商紛紛選擇在晶片設計中整合Wi-Fi連接 |