 |
創意採Cadence Integrity 3D-IC平台 實現3D FinFET 製程晶片設計 (2024.01.14)
益華電腦（Cadence）宣布，其Cadence Integrity 3D-IC 平台獲創意電子採用，並已成功用於先進 FinFET 製程上實現複雜的 3D 堆疊晶片設計，並完成投片。
該設計採Cadence Integrity 3D-IC 平台，於覆晶接合（flip-chip）封裝的晶圓堆疊 (WoW) 結構上實現Memory-on-Logic 三維芯片堆疊配置 |
|
修復高達95% Cadence推出生成式AI自動識別和解決EM-IR違規技術 (2023.11.16)
益華電腦(Cadence Design Systems, Inc.）宣布，推出新的 Cadence Voltus InsightAI，這是業界首款生成AI技術，可在設計過程早期自動識別 EM-IR 壓降違規的根本原因，因而可以最有效率的選擇並加以實現與修正來改善功率、效能和面積(PPA) |
|
西門子收購Insight EDA 擴展Calibre可靠性驗證系列 (2023.11.16)
西門子數位化工業軟體完成對 Insight EDA 公司的收購，後者能夠為積體電路（IC）設計團隊，提供突破性的電路可靠性解決方案。
Insight EDA 成立於 2008 年，致力於為客戶提供類比／混合訊號和電晶體級客製化數位設計流程 |
|
西門子EDA發佈Tessent RTL Pro 加強可測試性設計能力 (2023.10.19)
西門子數位化工業軟體近日發佈 Tessent RTL Pro 創新軟體解決方案，旨在幫助積體電路（IC）設計團隊簡化並加速下一代設計的關鍵可測試性設計（DFT）工作。
隨著 IC 設計在尺寸和複雜性方面不斷增長，工程師必須在設計早期階段識別並解決可測試性問題 |
|
新思科技針對台積電N5A製程技術 推出車用級IP產品組合 (2023.10.17)
新思科技宣布針對台積公司的N5A製程，推出業界範圍最廣的車用級介面與基礎IP產品組合。新思科技與台積公司攜手達成車用SoC長期運作的可靠性與高效能運算要求，協助帶動次世代以軟體定義車輛的產業發展 |
|
西門子與台積電合作 助客戶實現IC最佳化設計 (2023.10.12)
西門子數位化工業軟體宣佈與台積電深化合作，展開一系列新技術認證與協作，多項西門子 EDA 產品成功獲得台積電的最新製程技術認證。
台積電設計基礎架構管理部門負責人 Dan Kochpatcharin 表示：「台積電與包括西門子在地的設計生態系統夥伴攜手合作 |
|
新思科技利用全端大數據分析 擴充Synopsys.ai電子設計自動化套件 (2023.09.14)
新思科技宣布擴充旗下Synopsys.ai全端(full-stack)電子設計自動化(EDA)套件，針對積體電路(IC)晶片開發的每個階段，提供全面性、以人工智慧(AI)驅動的資料分析。新思科技的EDA資料分析解決方案，在半導體業界相關領域中，是首見可提供AI驅動的見解與優化，以提升探索、設計、製造與測試流程的產品 |
|
Cadence舉行2023台灣使用者年會 聚焦AI應用與3D-IC技術 (2023.08.31)
益華電腦（Cadence）今日在新竹舉行CadenceLIVE Taiwan 2023使用者年度大會。在全球AI浪潮之下，今年Cadence持續聚焦AI技術與EDA工具的整合搭配上，除了協助工程師提高晶片設計的效率外，也運用AI技術來提升晶片本身的性能 |
|
西門子數位化工業軟體發表新方案 實現設計即正確的IC佈局 (2023.08.02)
西門子數位化工業軟體推出創新解決方案 Calibre DesignEnhancer，能幫助積體電路（IC）、自動佈局佈線（P&R）和全客製化設計團隊在 IC 設計和驗證過程中實現「Calibre 設計即正確」設計佈局修改，從而顯著提高生產力、提升設計品質並加快上市速度 |
|
西門子推出Solido設計環境軟體 打造客製化IC驗證平台 (2023.07.31)
因應現今無線、汽車、高效能運算（HPC）和物聯網（IoT）等產業對於高度差異化應用的需求日益提升，設計複雜度也隨之增加。西門子數位化工業軟體今（31）日也宣佈推出Solido設計環境軟體（Solido Design Environment），以協助設計團隊應對日益嚴苛的功耗、效能、面積、良率和可靠性等要求，同時加快上市速度 |
|
新思科技針對台積電3奈米製程 運用廣泛IP產品組合加速先進晶片設計 (2023.07.27)
新思科技針對台積公司的N3E製程，利用業界最廣泛的介面 IP產品組合，推動先進晶片設計全新潮流。橫跨最為廣泛使用的協定，新思科技IP產品組合在多個產品線的矽晶設計，提供領先業界的功耗、效能與面積(PPA)以及低延遲 |
 |
EDA的AI進化論 (2023.07.25)
先進晶片的設計與製造，已經是龐然大物，一般的人力早已無力負擔。幸好，AI來了。有了AI加入之後，它大幅提升了IC設計的效率，無論是前段的設計優化，或者是後段晶片驗證，它都帶來了無與倫比的改變 |
|
Cadence歡慶35周年 加碼台灣成立新竹創新研發中心 (2023.05.10)
益華電腦 (Cadence Design Systems, Inc.)，今日舉行新竹創新研發中心的揭牌儀式，同時也歡慶成立的35周年。活動現場邀請除了多位產官學人士與會共同見證，也宣示將深耕台灣的半導體產業，並為次世代的晶片設計技術奠基 |
|
西門子提供EDA多項解決方案 通過台積電最新製程認證 (2023.05.10)
身為台積電的長期合作夥伴，西門子數位化工業軟體日前在台積電2023 年北美技術研討會上公布一系列最新認證，展現雙方協力合作的關鍵成果，將進一步實現西門子EDA技術針對台積電最新製程的全面支援 |
|
Ansys加入台積電OIP雲端聯盟 確保多物理分析雲端安全 (2023.05.02)
Ansys今日宣布，加入台積電開放創新平臺 (Open Innovation Platform, OIP) 雲端聯盟，將為共同客戶採用全分散式的工作流程更加容易。透過推動 Ansys 多物理學解決方案與台積電的技術支援，客戶將輕易地與主要的雲端運算供應商合作，獲得更快的運算速度與彈性運算所帶來的優勢 |
|
新思科技AI驅動套件Synopsys.ai問世 涵蓋全面設計驗證流程 (2023.04.17)
新思科技於矽谷舉行的年度使用者大會(Synopsys Users Group ，SNUG)中發表 Synopsys.ai，此乃全面性涵蓋設計、驗證、測試和製造等流程之最先進數位和類比晶片的AI驅動解決方案 |
|
Cadence推出Allegro X AI設計平台 縮短10倍PCB設計時間 (2023.04.13)
益華電腦 (Cadence Design Systems, Inc.) 宣布針，對新世代系統設計推出 Cadence Allegro X 人工智慧(AI) 技術。全新的AI技術不僅以Allegro X設計平台(Design Platform)為基礎，也可透過Allegro X存取，與手動進行的電路板設計相較下，大幅為PCB設計節省時間，佈局和繞線 (P&R) 的任務從幾天縮短到數分鐘，亦能產生同等或更高的設計成果 |
|
深度整合模擬科技 Siemens EDA用數位分身完整實現晶片效能 (2023.03.30)
西門子EDA（Siemens EDA）今日在新竹舉行年度IC設計論壇，並邀請媒體進行聯訪，由西門子數位化工業軟體IC EDA執行副總裁Joseph Sawicki，與EDA亞太區技術總經理李立基和共同出席受訪 |
|
Renesas採用Cadence AI驗證平台 加速汽車應用設計上市時間 (2023.03.13)
益華電腦(Cadence Design Systems, Inc.) 宣布，瑞薩電子已採用全新的 Cadence Verisium人工智慧 (AI)驅動的驗證平台，實現高效的根本溯源分析調試，並顯著提高了調試效率，縮短針對R-Car 汽車應用設計的上市時間 |
|
是德收購Cliosoft 全力拓展EDA軟體產品陣容 (2023.03.07)
是德科技（Keysight Technologies Inc.）日前宣布已完成對Cliosoft的收購，並將Cliosoft的硬體設計資料與智慧財產權（IP）管理軟體工具，添加到是德科技電子設計自動化（EDA）解決方案組合中 |
