 |
Mentor Graphics 发布 Veloce Apps：开启硬体模拟新纪元 (2016.02.26)
Mentor Graphics公司（明导）推出用於Veloce硬体模拟平台的新型应用程式，自此迎来了硬体模拟的新纪元。新型 Veloce Apps包括 Veloce Deterministic ICE、Veloce DFT 和 Veloce FastPath，可以解决复杂SoC和系统设计中的关键系统级验证难题 |
 |
Imagination使用Mentor Veloce 硬体模拟平台 (2015.12.25)
Mentor Graphics（明导）公司宣布，半导体设计IP（包括PowerVR GPU和MIPS CPU）的Imagination Technologies在其一款支援光线追踪技术的图形处理器（GPU）PowerVR Wizard GR6500 的内部验证流程中，部署Veloce 硬体模拟平台的虚拟测试平台加速（TBX）技术 |
|
Imagination使用Mentor Veloce 硬体模拟平台 (2015.12.25)
Mentor Graphics（明导）公司宣布，半导体设计IP（包括 PowerVR GPU和MIPS CPU）的Imagination Technologies在其一款支援光线追踪技术的图形处理器（GPU）PowerVR Wizard GR6500 的内部验证流程中，部署Veloce 硬体模拟平台的虚拟测试平台加速（TBX）技术 |
|
Mentor Graphics在企业验证平台新增ARM AMBA 5 AHB验证IP (2015.11.16)
Mentor Graphics公司推出ARM AMBA 5 AHB 总线的验证IP （VIP）。该新VIP 在Mentor企业验证平台（EVP）上提供，设计人员在同时使用Questa软体模拟和Veloce硬体模拟对采用此新规范的晶片设计进行验证时，可简化并加快验证流程 |
|
Mentor Graphics在企业验证平台新增ARM AMBA 5 AHB验证IP (2015.11.16)
Mentor Graphics公司推出 ARM AMBA 5 AHB 总线的验证 IP （VIP）。该新 VIP 在 Mentor企业验证平台（EVP）上提供，设计人员在同时使用Questa软体模拟和Veloce硬体模拟对采用此新规范的晶片设计进行验证时，可简化并加快验证流程 |
|
Mentor：并购风席卷半导体产业并非好事！ (2015.11.13)
明导国际近期推出支援25G、50G、100G的Veloce虚拟乙太网路实验室，就是看准目前市场对频宽的需求。
(圖一)明导国际行销主任Jean-Marie Brunet感叹，并购风席卷半导体产业并非好事 |
|
Mentor：并购风席卷半导体产业并非好事！ (2015.11.13)
明导国际近期推出支援25G、50G、100G的Veloce虚拟乙太网路实验室，就是看准目前市场对频宽的需求。
此外，美国电脑大厂戴尔（Dell）日前宣布，以每股约33.15美元收购美国数据储存巨擘EMC，交易总值约670亿美元（2.18兆台币） |
|
Mentor与GLOBALFOUNDRIES合作开发适用於22FDX平台的设计叁考流程 (2015.11.13)
Mentor Graphics（明导）宣布与 GLOBALFOUNDRIES合作，认证Mentor RTL到GDS平台（包括 RealTime Designer物理RTL合成解决方案和Olympus-SoC布局布线系统）能够完全适用於当前版本的 GLOBALFOUNDRIES 22FDX平台设计叁考流程 |
|
Mentor与GLOBALFOUNDRIES合作开发适用于22FDX平台的设计参考流程 (2015.11.13)
Mentor Graphics（明导）宣布与GLOBALFOUNDRIES合作，认证Mentor RTL到GDS平台（包括RealTime Designer物理RTL合成解决方案和Olympus-SoC布局布线系统）能够完全适用于当前版本的GLOBALFOUNDRIES 22FDX平台设计参考流程 |
|
Mentor Graphics最新Tessent ScanPro实现测试资料量压缩效益 (2015.10.13)
Mentor Graphics公司（明导国际）推出新款 Tessent ScanPro 产品，该产品采用的技术可以显着减少使用Tessent TestKompress ATPG 压缩方案的测试资料量。由於测试资料量很大程度上决定了测试积体电路（IC）的成本和时间，因此Tessent ScanPro 产品可帮助晶片制造商以更快、更具成本效益的方式交付他们的产品 |
 |
Mentor Graphics最新Tessent Scan Pro实现测试资料量压缩效益 (2015.10.13)
Mentor Graphics公司(明导国际)推出新款Tessent Scan Pro 产品,该产品采用的技术可以显著减少使用Tessent TestKompress ATPG 压缩方案的测试资料量。由于测试资料量很大程度上决定了测试积体电路(IC)的成本和时间,因此Tessent ScanPro 产品可帮助晶片制造商以更快、更具成本效益的方式交付他们的产品 |
|
Mentor Graphics获得TSMC 10nm FinFET 制程技术认证 (2015.09.21)
Mentor Graphics（明导）公司宣布，Calibre nmPlatform已通过TSMC 10nm FinFET V0.9制程认证。此外，Mentor Analog FastSPICE电路验证平台已完成了电路级和元件级认证，Olympus-SoC数位设计平台正在进行提升，以帮助设计工程师利用TSMC 10nm FinFET技术更有效地验证和优化其设计 |
|
Mentor Graphics获得TSMC 10nm FinFET 制程技术认证 (2015.09.21)
Mentor Graphics（明导）公司宣布，Calibre nmPlatform已通过TSMC 10nm FinFET V0.9制程认证。此外，Mentor Analog FastSPICE电路验证平台已完成了电路级和元件级认证，Olympus-SoC数位设计平台正在进行提升，以帮助设计工程师利用TSMC 10nm FinFET技术更有效地验证和优化其设计 |
|
Mentor Graphics即将举办Mentor Forum (2015.08.12)
全球EDA电子自动化厂商—Mentor Graphics（明导国际）将在8月25日于新竹喜来登大饭店举办技术论坛大会Mentor Forum。除了分享IC设计、IC封装及电气特性模拟分析技术，也邀请到包括明导国际、国内外产业领航者安谋（ARM）、高通（Qualcomm）、展讯（Spreadtrum）、台积电（TSMC）等担任与会讲师，就技术议程分享并交流经验 |
|
Mentor Graphics即将举办Mentor Forum (2015.08.12)
全球EDA电子自动化厂商Mentor Graphics（明导国际）将在8月25日於新竹喜来登大饭店举办技术论坛大会Mentor Forum。除了分享IC设计、IC封装及电气特性模拟分析技术，也邀请到包括明导国际、国内外产业领航者安谋（ARM）、高通（Qualcomm）、展讯（Spreadtrum）、台积电（TSMC）等担任与会讲师，就技术议程分享并交流经验 |
|
Mentor新款虚拟平台非侵入性跟踪功能实现嵌入式系统优化 (2015.01.28)
明导（Mentor Graphics）推出 Mentor Graphics Vista和Sourcery CodeBench Virtual Edition产品中的 Mentor嵌入式虚拟原型套件（VPK）。这能够让嵌入式开发人员整合、执行、验证和优化不同平台上的软体 |
|
Mentor新款虚拟平台非侵入性跟踪功能实现嵌入式系统优化 (2015.01.28)
明导（Mentor Graphics）推出 Mentor Graphics Vista和Sourcery CodeBench Virtual Edition产品中的 Mentor嵌入式虚拟原型套件（VPK）。这能够让嵌入式开发人员整合、执行、验证和优化不同平台上的软件 |
|
Mentor Graphics收购Flexras强化效益 (2015.01.15)
Mentor Graphics（明导国际）宣布已收购技术开发商Flexras Technologies，该公司的专有技术缩短了集成电路（ICs）和系统级芯片（SoCs）的原型板制作、验证和调试所需的时间。Flexras的时延驱动分区技术将扩大和加强Mentor的工具系列，?明工程师克服日益复杂的设计原型板制作所带来的挑战 |
|
Mentor Graphics收购Flexras强化效益 (2015.01.15)
Mentor Graphics（明导国际）宣布已收购技术开发商Flexras Technologies，该公司的专有技术缩短了积体电路（ICs）和系统级晶片（SoCs）的原型板制作、验证和调试所需的时间。Flexras的时延驱动分区技术将扩大和加强Mentor的工具系列，?明工程师克服日益复杂的设计原型板制作所带来的挑战 |
|
Mentor Graphics推出用于PCIe 4.0的新验证IP (2014.12.10)
Mentor Graphics（明导国际）宣布新的MentorEZ-VIP PCI Express可即时使用的验证IP。这一新的验证IP（VIP）可将ASIC和FPGA设计验证的测试平台整合时间减少多达10倍。
验证IP旨在通过为常见协议和架构提供可复用构建模组来减少工程师构建验证平台所花费的时间 |
