<
账号：
密码：

讨论文章主题﹕电路设计方法 – 低电压正发射极耦合逻辑 (LVPECL) 终端

文章 提要
简介 低电压正发射极耦合逻辑(LVPECL) 是一种既定的高频差动讯号标准，此标准最早可回溯至1970 年代以及更早的时期，当时高速IC 技术仅局限于NPN 电晶体而已，由于仅能实现主动上拉，因此外部元件必须被动地将输出下拉。对于直流电(DC)耦合低电压正发射极耦合逻辑而言，这些外部元件不仅将输出驱动器偏置至导通状态，也终止了相关差动传输线。然而，对于首次使用 LVPECL 的使用者而言，在完成输出级的设计时，此种可实现两种需求的电路设计弹性，可能会是令他们混淆的来源。他们往往面临到一系列的终端选项，并且没有可据以做出选择的基础。 本文旨在透过系统化的方式来进行拓扑，以及做出元件规格值的选择，将会以输出驱动器的架构以及标准的供电电压减2 伏特(VCC-2V) 的偏压及终端线路来做为开端

发表新主题
主题：
文章内容：
  确认码:  
  一般讨论区
一般讨论区
新闻报导论坛
Aktive besked forum
专栏评析
零組件科技論壇
產業新品中心
  應用論壇區
文章论述论坛
软件应用论坛
产品应用论坛
Microchip數位電源討論區─贏取大獎
  技术应用区
电子技术类：
计算机科技类：
网际科技类：
軟體資源類：
 
刊登廣告 ｜ 新聞信箱 ｜ 读者信箱 ｜ 著作權聲明 ｜ 隱私權聲明 ｜ 本站介紹
︱ Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3
地址:台北市中山北路三段29号11楼 / 电话 (02)2585-5526 / E-Mail: webmaster@ctimes.com.tw