 |
利用VectorBlox™开发套件在PolarFire® FPGA实现人工智慧 (2023.05.26)
随着人工智慧、机器学习技术和物联网的兴起，人工智慧的应用开始逐渐转移到收集数据的边缘装置。为缩小体积、减少产热、提高计算性能，这些边缘应用需要节能型的解决方案 |
 |
Microchip为FPGA系统级晶片新增IEC 61508 SIL 3认证套件 (2022.09.22)
在许多高可靠性商业航空、太空、国防、汽车和工业应用中使用的系统必须通过IEC 61508安全完整性等级（SIL）3功能安全规范的认证。
为了降低认证过程的成本，并加快系统上市时间，Microchip Technology Inc |
|
资料治理为数位转型关键 资策会论坛推动台湾资料共享生态系 (2022.09.02)
现今大数据应用发展在各行各业呈现大幅成长，资料的有效运用成为驱动数位转型成功的关键之一。资策会以数位转型化育者的价值定位，在今（2）日举办《资料驱动转型大未来》高峰论坛，以数位转型年度关键议题「资料治理」，引导台湾企业组织共同打造完善安全的资料共享生态系 |
|
新思推出ML导向大数据分析技术 开启智慧SoC设计时代 (2022.06.02)
新思科技宣布推出「Synopsys DesignDash」设计优化解决方案，此乃新思科技EDA 资料分析产品组合的重大扩展，该解决方案透过机器学习技术，利用先前尚未发掘的设计见解(design insights)来提升设计生产力 |
|
西门子加入IFS计划EDA联盟 提供最隹IC设计方案 (2022.02.22)
西门子数位化工业软体近日宣布，加入成为英特尔晶圆代工服务（IFS）加速计划中的EDA联盟特许成员。英特尔的IFS计划旨在建立完备的生态系统，基於IFS先进的制程技术，为新一代系统单晶片（SoC）提供设计与制造支援 |
|
借助自行调适系统模组 加速边缘创新 (2021.10.21)
AI普遍被部署到边缘和终端，使智慧城市和自动工厂得以实现。这些应用需具备极高的可靠性并提供高效能，同时也需提供精巧的外形尺寸。加速平台必须要能灵活应变，才能在现在和未来以最佳方式实现AI技术 |
|
新思数位与客制化设计平台获台积电3奈米制程技术认证 (2021.06.22)
针对台积电最先进3奈米制程技术，新思科技的数位与客制化解决方案已通过台积电最新设计参考流程(design-rule manual，DRM)及制程设计套件(process design kits)的认证。植基于多年来的广泛合作关系 |
|
Xilinx最新自调适系统模组系列 首发产品聚焦AI视觉工业应用 (2021.04.21)
赛灵思（Xilinx）今日宣布推出全新的自行调适系统模组（system-on-module；SOM）Kria产品组合，这款小尺寸嵌入式板卡能在边缘应用中实现快速部署。Kria自行调适SOM具备完整的软体堆叠、预先建构且可立即量产的加速应用，成为将自行调适运算带向人工智慧（AI）和助力软体开发人员的新方法 |
|
Keysight提出2021年科技趋势三大观察及六大预测 (2021.03.17)
2020年，新型冠状病毒横扫全球，其影响遍及社会各个阶层，迫使企业、政府以及私人机构等，皆须更积极地推动数位转型，并以全新的思维及创新模式因应未来任何黑天鹅的翩然降临 |
|
内外兼顾的EDA设计新思维 (2020.06.08)
许多的电子运算设备都已经导入了机器学习的能力。随着AI应用规模不断提高，EDA工具也将更为蓬勃发展。 |
|
Cadence：透过内外兼具的EDA布局 加速设计流程 (2020.05.26)
一般来说，AI对於EDA工具的影响，多半需要考量两个部分。EDA工具通常面临着解决许多难以解决的挑战，这些挑战需要利用更先进的方法来加以管理。例如，在布局和设计路线流程的早期，就先评估大型数位化设计的线路拥挤或可能的错误 |
|
Microchip推出SDK和神经网路IP 创建FPGA智慧嵌入式视觉解决方案 (2020.05.19)
随着人工智慧、机器学习技术和物联网的兴起，应用开始向搜集资料的网路边缘转移。为缩小体积、减少产热、提高计算效能，这些边缘应用也需要节能型的解决方案。
Microchip发布的智慧嵌入式视觉（Smart Embedded Vision）解决方案 |
|
为快速增长的网路终端AI应用提供更高性能的解决方案 (2019.11.12)
人员侦测和物件计算等网路终端人工智慧(AI)应用正日益普及，但设计人员越来越迫切地要求在不影响性能的情况下实现低功耗和小尺寸的网路终端人工智慧解决方案。 |
|
台湾微软与远传电信正式启动战略合作 (2019.07.01)
图由左至右为台湾微软总经理孙基康、微软全球资深??总裁潘正磊、远传电信总经理井琪。 |
|
台积电正式推出5奈米技术设计架构 锁定5G与AI市场 (2019.04.07)
台积电於3日宣布，在开放创新平台（Open Innovation Platform, OIP）之下推出5奈米设计架构的完整版本，协助客户实现5奈米系统单晶片设计，目标锁定具有高成长性的5G与人工智慧市场 |
|
加速实现网路终端低功耗人工智慧应用 (2018.08.01)
人工智慧（AI）和机器学习（ML）半导体解决方案对新一代人工智慧应用程式的运算能力至关重要。 |
|
Cadence获得台积公司7nm制程技术认证 (2017.04.06)
Cadence已就采用7nm制程节点的旗舰DDR4 PHY成功下线，并持续为台积公司7nm制程开发完整设计IP组合
益华电脑(Cadence)宣布与台积公司(TSMC)取得多项合作成果，进一步强化针对行动应用与高效能运算(HPC)平台上7nm FinFET设计创新 |
|
Cadence获台积公司颁发两项年度最佳伙伴奖 (2015.10.01)
全球电子设计创新厂商益华电脑（Cadence）宣布，该公司已在今年的台积公司开放创新平台（OIP）生态系统论坛上获颁两项台积公司年度最佳伙伴奖（TSMC Partner of the Year ） |
 |
Altera经过认证28 nm FPGA、SoC和工具流程 加速IEC 61508兼容设计 (2015.05.20)
Altera公司宣布，为使用Altera现场可程序化门阵列（FPGA）的系统设计人员，提供最新版本的工业功能安全数据套装（第3版）。 安全套装提供TUV Rheinland认证的工具流程、IP和包括Cyclone V FPGA在内的组件，支持IEC 61508的安全完整性等级3（SIL3）的工业安全解决方案，产品可更迅速上市 |
|
Altera Quartus II软体14.1版扩展支援Arria 10 FPGA和SoC (2014.12.16)
Altera公司发布Quartus II软体14.1版，扩展支援Arria 10 FPGA和SoC—FPGA业界具有硬式核心浮点DSP模组的元件，也是整合了ARM处理器的20 nm SoC FPGA。 Altera最新的软体版本可立即支援整合在Arria 10 FPGA和SoC中的硬式核心浮点DSP模组 |
