账号:
密码:
CTIMES / Hdl
科技
典故
研究网络工程的团队 - IETF

IETF是Internet Engineering Task Force (国际网络工程研究团队)是一个开放性的国际组织,其作用在于汇集网络设计师、网络操作员、网络厂商,以及研究人员共同研发改进网络的工程架构与建立起一个平稳的网络环境。
安富利「Introduction to Vivado Speed​​Way」设计研讨会亚洲区巡回开始报名 (2015.11.02)
(新加坡讯)全球技术分销商安富利公司推出最新的ARTY Xilinx Artix-7 35T FPGA评估套件,并宣布Speed​​Way设计系列研讨会于亚洲区巡回开始接受报名。 安富利集团技术专家将全天指导「Introduction to Vivado Design Suite」的Speed​​Way设计研讨会,为参加者提供实际操作的产品体验,这次体验将协助参加者以Xilinx硬件描述语言(HDL)加速设计
提供高效能数字讯号处理功能 (2008.03.31)
信息时代对数据的渴求,推动了数字汇整的发展。Triple-play、医学影像、图像处理、国防、航天、安全、以及加密,都需要更高效能的数字讯号处理(DSP)功能,让传统的解决方案、技术、以及技巧面临严苛的考验
迈向下一个进程:硬体与软体统合 (2008.03.31)
软体于嵌入系统设计中扮演越来越重要的角色。而从定义及描述基础硬体平台的程序,以至于使用者介面及应用层级中,程式码已经成为工程学加值及任何产品进行差异化的要项
柏士发表新版Warp软件 (2000.07.17)
柏士半导体(Cypress Semiconductor)发表该公司新版Warp软件6.0,柏士表示,Warp R6.0可编程逻辑设计(programmable logic design, PLD)软件与以往发行的版本相同,Warp R6.0 亦提供99美元的超值版,以及另外两款拥有更多功能的专业版与企业版
Mentor Graphics推出新版的Renoir工具 (1999.12.23)
Mentor Graphics公司于日前推出了Renoir 99.5,这是一套功能更强大的新版工具,可以针对ASIC以及FPGA的元件发展,提供效能更高的「硬体描述语言」(Hardware Description Language;HDL)设计、线路图捕捉以及管理环境

  十大热门新闻

AD

刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3
地址:台北市中山北路三段29号11楼 / 电话 (02)2585-5526 / E-Mail: webmaster@ctimes.com.tw