 |
Silicon Image采用Neolinear的快速模拟设计流程 (2004.04.06)
Cadence所代理的Neolinear公司宣布Silicon Image采用Neolinear的快速模拟设计(Rapid Analog Design - RAD)流程，以便让其模拟和混合讯号硅智财(IP)可以针对不同制程被重复使用。Silicon Image是多样化数字媒介安全传输及储存作业的领导性供货商 |
|
Cadence益华计算机优化Virtuoso平台 (2004.03.01)
Cadence益华计算机宣布已经对Virtuoso客制化设计平台进行优化，新增芯片整合流程，并搭配最新版的Virtuoso Chip Editor。结合这些解决方案之后，设计人员就可以从整个客制化的角度，而跨越模拟、客制数字、射频、内存/数组，以及数字标准组件（standard cell）等多个设计领域，进行全尺寸实体整合的作业 |
|
Cadence与ARM携手达成重要里程碑 (2004.02.19)
Cadence益华计算机与工业界16/32位嵌入式RISC处理器解决方案的厂商–ARM（安谋国际），宣布推出加入了Encounter RTL Compiler合成功能的更新版ARM-Cadence Encounter参考设计方法。这是ARM与Cadence益华计算机建立设计链合作关系的第一年中，所达成的一项重要的里程碑 |
|
Neolinear之NeoCircuit技术获工研院采用 (2004.02.16)
Neolinear日前宣布工业技术研究院系统芯片技术发展中心（STC/ITRI）采用NeoCircuit以进行模拟、混合讯号、射频等客制化集成电路设计之工作。
工研院系统芯片技术发展中心（SoC Technology Center）组长，马金沟博士表示：工研院参与台湾硅导计划（Si-SOFT），负责找出最佳的EDA技术，为台湾的产业界建立一套参考设计流程 |
|
Cadence:Fire&Ice QXC通过TSMC Nexsys 90奈米技术验证 (2004.02.02)
Cadence益华计算机宣布其Fire & Ice QXC已经通过在台湾集成电路（TSMC）Nexsys 90奈米技术上之验证。
Cadence表示，这项评估作业的结果显示Fire & Ice QXC是一个精确的全芯片萃取器，可以计算出90奈米设计中的In-Die Process Variations |
|
Cadence益华计算机宣布并购Q Design Automation (2004.01.28)
Cadence益华计算机宣布并购Q Design Automation。Q Design Automation是一家提供IC布局转移及优化创新解决方案的领导性供货商（IC布局转移及优化为目前各种设计中最主要之瓶颈之一） |
|
Cadence：中国IC设计训练计划开始推动 (2003.12.12)
益华计算机（Cadence）日前与中国教育部签订了一项具指针性意义的合作备忘录，预计在中国推动第一个国家型IC设计训练计划，为中国的国家型IC设计人才培训计划规划出基础架构 |
|
Cadence:NanoRoute已完成100件IC设计案例 (2003.11.13)
益华计算机（Cadence）日前表示，该公司Encounter数字IC设计平台的核心部分-NanoRoute绕线器，已经协助完成第一百套的IC设计成功案例。Cadence表示，从十八个月前产出第一套光罩以来，NanoRoute就一直被应用在微处理器、网络、绘图、电信通讯及其他各种设计的ASIC/ASSP和COT设计方法中 |
|
CADENCE SOC ENCOUNTER获创意采用 (2003.08.08)
益华计算机(Cadence)日前指出，创意电子已采用Cadence之SOC Encounter作为其数字IC设计平台，协助其解决其客户设计服务中的各种奈米尺寸设计挑战–尤其是虚拟原型设计、绕线、讯号完整性，以及频率收敛等问题 |
 |
不可忽视的印度科技精英 (2003.07.05)
中国同样与印度努力寻求突破，渴望在晶片市场获得优秀的商机；基于这样的想法，印度和中国开始互相交流，以加强他们制造和设计之间的合作。 |
|
Cadence验证平台获ARM及NVIDIA采用 (2003.06.16)
益华电脑(Cadence)近期表示，安谋国际(ARM)及NVIDIA已决定采用Cadence的Incisive(tm)验证平台，来进行其奈米等级IC的设计作业。 Cadence指出，此平台所提供之全晶片效能，比RTL模拟的方式高出一百倍，并且可以让整个验证作业的时间缩短高达百分之五十 |
 |
Cadence益华计算机研讨会 (2003.06.11)
一年一度设计验证的研讨会即将来临了！
邀请各位业界的先进,一起来参加这场经验分享和技术交流的研讨会。Cadence 益华计算机 这一年来在高等验证技术的推广上获得了极大的回响 |
|
Cadence赞助『九十一学年度积体电路设计竞赛』 (2003.05.05)
教育部顾问室自八十六学年度起，开始举办大学校院积体电路设计竞赛，以鼓励大学校院学生从事积体电路设计，培养实际设计能力。今年由教育部顾问室委托中央大学电机系及国家晶片系统设计中心(CIC)承办 |
|
一年一度大专院校IC设计竞赛6日登场 (2003.05.02)
教育部顾问室自八十六学年度起，开始举办大学校院积体电路设计竞赛，以鼓励大学校院学生从事积体电路设计，培养实际设计能力，增进学生兴趣，进而培育更多矽导计画与两兆双星计画所需之积体电路设计人才 |
|
CADENCE并购GET2CHIP (2003.04.28)
益华电脑(Cadence)宣布收购Get2Chip ，为业界晶片及系统设计公司提供奈米尺寸合成技术。 Cadence针对数位IC设计，计划将Get2Chip的技术整合到其Cadence Encounter平台之中。 Get2Chip被称为是『global focused synthesis』的核心技术已取得专利 |
|
Cadence『FIRST ENCOUNTER』获TI采用 (2003.02.26)
益华电脑(Cadence)26日指出，德州仪器(TI)已经决定让其ASIC团队，全面使用CadenceR First EncounterR实体原型及配置系统。 TI会将First Encounter整合在其特殊应用积体电路设计的流程中，以作为设计复杂、要求高效能的积体电路分割和时间分配解决方案 |
|
Cadence并购Celestry (2003.01.24)
益华电脑(Cadence)24日宣布并购Celestry设计技术公司，将可提供客户各项矽晶圆模型工具，及扩展全晶片电路模拟技术。 Cadence IC解决方案事业部执行副总及总经理Lavi Lev表示，『此项并购案可以显示我们要提供客户最专业之技术的决心，并且进一步强化我们与晶圆制造厂商原本就已经很密切的合作关系 |
|
促进SoC研究 ISSCC将于今年二月开幕 (2003.01.09)
今年2月旧金山将举行的国际固态电路会议（ISSCC），SoC产品的开发是瞩目的焦点，电路设计师将可因此学习SoC设计方法。 ISSCC将展示四篇报告，这些报告都是去年6月于新奥尔良举行的第39届设计自动化会议上发表过；另外摩托罗拉（Motorola）结构主任James Mielke，也将于会中以「晶片上类比、数位和功率调节的整合」为题目来探讨 |
|
富士通采Cadence奈米分析技术 (2002.12.04)
益华电脑公司(Cadence)日前获富士通采用其VoltageStorm及SignalStorm作为富士通特殊高阶应用程式用积体电路(ASIC)的标准电源验证及奈米延迟时间计算的解决方案。富士通相信在采用Cadence所开发之技术之后 |
|
Cadence与Artisan携手 (2002.12.02)
电子设计产品及服务供应商益华电脑公司(Cadence)与半导体矽智财供应商Artisan公司日前共同发表了一项为期五年的合作协议，两间公司将合作开发高度整合系统，包括IP元件库、设计技术以及半导体制程资料，以控制奈米设计所面临的风险 |
ITU最主要的工作就是制定无线传输设施的相关规范，例如手机、飞航通讯、航海通讯、卫星通讯系统、广播电台和电视台等无线传输设施，
