 |
Cadence Incisive 13.2平台建立SoC验证效能与生产力标准 (2014.01.16)
益华计算机(Cadence Design Systems)发表全新版本的Incisive 功能验证平台，为整体验证效能与生产力(productivity)再度建立新标准。针对IP区块到芯片(block-to-chip)与系统芯片(SoC)验证挑战，Incisive 13.2 平台提供两具引擎和更多的自动化功能实现非常快速的效能，加速SoC验证收敛 |
 |
EDA双雄强攻验证领域 (2013.11.26)
随着年度即将进入下半年，一如往常，EDA（电子设计自动化）大厂也会有较为积极的动作，除了Cadence开始布局生态系统外，在产品布局上也开始往验证领域有所著墨，巧的是 |
|
迈入25年 Cadence深化伙伴关系 (2013.11.18)
如果你对于全球半导体产业有一定程度的了解，相信对于EDA（电子设计自动化）领导业者Cadence（益华计算机）并不陌生。在过去这几年的时间，Cadence相较于其他主要业者新思科技或是明导国际 |
|
ST、ARM和Cadence携手 提升ESL工具互操作性 (2013.08.05)
意法半导体、ARM和Cadence Design Systems宣布，三方已向Accellera系统促进会（Accellera Systems Initiative）的SystemC语言工作小组提议了三个新的技术方案。此次的三方合作将进一步提高不同模型工具之间的互操作性，满足电子系统层级（ESL，Electronic System-Level）设计的要求 |
|
Cadence益华计算机运用EAD专属的全新Virtuoso大幅加速芯片设计 (2013.07.22)
台湾新竹 — 为客制IC实现更高的设计团队生产力与电路效能，益华计算机(Cadence Design Systems)今天发表开创性为客制设计方法所设计的Virtuoso Layout Suite EAD (Electrically Aware Design) |
|
创意电子采用益华计算机解决方案成功地实现了20奈米SoC测试芯片试产 (2013.07.22)
全球电子设计创新领导厂商益华计算机(Cadence Design Systems)宣布，设计服务公司创意电子(Global Unichip Corporation，GUC)运用Cadence Encounter 数字设计实现系统(Digital Implementation System，EDI)与Cadence Litho Physical Analyzer，成功地完成了20nm系统芯片(SoC)测试芯片的试产 |
|
生态系统建立很简单？徐季平：其实，不容易 (2013.07.19)
近年来，EDA（电子设计动化）大厂Cadence与晶圆代工龙头台积电及处理器IP龙头ARM在先进制程上屡有斩获，从28奈米、20奈米再到16奈米FinFET制程，Cadence都有相当不错的成绩，而Cadence所倚靠的，就是透过与领导业者们的合作，来形成完整的生态系统，以达到共存共荣的境界 |
|
Imagination持续强化生态系 (2013.06.28)
随着先进制程技术的不断演进，所面临到的设计以及技术挑战日增月益，IP供货商唯有不断持续拓展与生态系合作伙伴之间的关系，才能开发出优化的产品。身为国际第三大SIP公司的Imagination Rechnologies，在完成MIPS并购后，除了能够增强工程方面的能力之外，更有助于开拓新的市场（包括储存、网络链接、基础架构、M2M等相关应用） |
 |
Cadence：与合作伙伴之间的「信任度」得来不易 (2013.06.19)
没有任何公司可以独自实现16/14nm FinFET设计，
必须仰赖协作式的生态系统，由EDA商、IP商、晶圆厂商，
一起迎向FinFET设计与制造挑战。 |
|
益华计算机与台积公司强化在16奈米 FinFET制程技术设计基础架构上的合作关系 (2013.04.13)
全球电子设计创新领导厂商益华计算机(Cadence Design Systems, Inc.)宣布与台积公司签署一份为期多年的协议，针对行动、网络架构、服务器与FPGA应用软件的先进制程设计，开发16奈米FinFET技术专属设计基础架构 |
|
16nm/14nm FinFET：开辟电子技术新疆界 (2013.03.27)
FinFET技术是电子业界的新一代先进技术，是一种新型的多重闸极3D晶体管，提供更显著的功耗和效能优势，远胜过传统平面型晶体管。Intel已经在22nm上使用了称为「三闸极(tri-gate)」的FinFET技术，同时许多晶圆厂也正在准备16奈米或14奈米的FinFET制程 |
|
Cadence 宣布收购IP商 Tensilica (2013.03.13)
电子业又有一起并购案，EDA大厂Cadence昨(3/12)宣布，，以约3亿8千万美元的现金收购IP供货商Tensilica达成了一项最终协议。Cadence表示，Tensilica在行动无线、网络基础设施、汽车讯息娱乐和家庭应用等各方面，提供了针对优化嵌入式数据和讯号处理的可配置数据平面处理单元，这些技术将进一步扩展Cadence的IP产品组合 |
|
14奈米 Cortex-A7处理器试产启动！ (2012.12.24)
ARM与益华计算机(Cadence Design Systems, Inc.)今天宣布，第一个高效能ARM Cortex-A7处理器的14奈米测试芯片设计实现投入试产，预计将生产出高效低功耗的ARM处理器，且藉由Cadence RTL-to-signoff流程精心设计 |
|
三星14nm制程技术 Tape Out完成 (2012.12.23)
即使三星电子最近被采用Exynos系列处理器之行动装置产品疑似存在着安全漏洞问题搞的乌烟瘴气，但在迈向14奈米制程技术之路一样没有任何懈怠。继格罗方德半导体以及英特尔后，三星也向外界宣布采用14奈米制程技术之行动芯片测试成功，该行动芯片不管是针对动态功耗以及漏电率方面皆有明显改善 |
|
益华计算机宣布14奈米测试芯片投入试产 (2012.11.21)
益华计算机(Cadence Design Systems, Inc.)宣布，配备运用IBM的FinFET制程技术而设计实现之ARM Cortex-M0处理器的14奈米测试芯片投入试产。成功投产归功于三大技术领袖的密切协作，三大厂商连手建立了一个生态体系，在以FinFET为基础的14奈米设计流程中，克服从设计到制造的各种新挑战 |
|
运用FinFET技术 14奈米设计开跑 (2012.11.16)
虽然开发先进微缩制程的成本与技术难度愈来愈高，但站在半导体制程前端的大厂们仍继续在这条道路上努力着。Cadence日前宣布，配备运用IBM的FinFET制程技术而设计实现之ARM Cortex-M0处理器的14奈米测试芯片已投入试产 |
|
Open-Silicon在ARM 双核心Cortex-A9处理器达到2.2 GHz效能 (2012.11.15)
益华计算机(Cadence Design Systems, Inc.)宣布，Open-Silicon半导体设计与制造公司善用Cadence Encounter RTL-to-signoff流程的创新，在ARM 双核心Cortex-A9处理器的28奈米硬化上达到2.2 GHz效能 |
|
Cadence 3D电路技术获台积电EDA合作伙伴奖 (2011.12.04)
Cadence Design于日前宣布，该公司凭借3D集成电路技术而荣膺台积电颁发的台积电电子设计自动化合作伙伴奖。
随着电子产业进入可携式设备新纪元，3D集成电路技术将推动集成电路和封装技术发展，进一步提高集成电路的性能并降低集成电路的功耗、尺寸和重量 |
|
创意与Cadence相辅相乘 实现ASIC设计优化 (2009.09.14)
益华计算机（Cadence）宣布，创意电子（Global Unichip ）将以CPF为基础的Cadence低功耗解决方案，整合至其PowerMagic设计方法中，协助客户将复杂的低功耗ASIC设计实现优化。
创意电子在PowerMagic设计方法 |
|
硅统科技宣布加入Power Forward Initiative协议 (2009.03.13)
硅统科技(SiS)宣布已加入Power Forward Initiative (PFI)，并计划提供以通用功率格式(CPF)为基础的设计解决方案，满足芯片组、主板、参考设计与系统客户的需求。
硅统科技运用Cadence益华计算机低功耗解决方案，能够将逻辑设计、验证与设计实现技术整合到通用功率格式中 |
高度整合的芯片组不过是这几年才发生的事，如果说CPU是计算机的脑部，Chipsets就可算是计算机的心脏了。
