 |
邁向淨零未來 台灣氣候聯盟攜手ICT產業落實減碳行動 (2022.03.15)
面對氣候變遷日趨嚴峻，全球重要品牌客戶相繼要求供應鏈與合作夥伴降低碳排，企業創新碳管理與減碳投資可賦能城市智慧化，更有效的管理城市提高能源效率和增強韌性，有助於實現2050年淨零排放目標 |
 |
邁向淨零未來 台灣氣候聯盟攜手ICT產業落實減碳行動 (2022.03.15)
面對氣候變遷日趨嚴峻，全球重要品牌客戶相繼要求供應鏈與合作夥伴降低碳排，企業創新碳管理與減碳投資可賦能城市智慧化，更有效的管理城市提高能源效率和增強韌性，有助於實現2050年淨零排放目標 |
|
瑞薩與台積電合作開發車用28奈米MCU (2016.09.01)
瑞薩電子與台積公司合作開發28奈米嵌入式快閃記憶體(eFlash)製程技術，以生產支援新世代環保汽車與自動駕駛車的微控制器(MCU)。採用此全新28奈米製程技術生產的車用MCU預計於2017年提供樣品，2020年開始量產 |
|
瑞薩與台積電合作開發車用28奈米MCU (2016.09.01)
瑞薩電子與台積公司合作開發28奈米嵌入式快閃記憶體(eFlash)製程技術，以生產支援新世代環保汽車與自動駕駛車的微控制器(MCU)。採用此全新28奈米製程技術生產的車用MCU預計於2017年提供樣品，2020年開始量產 |
|
ARM首款基於台積公司10奈米FinFET多核心測試晶片問世 (2016.05.19)
ARM宣布首款採用台積公司 10奈米FinFET製程技術的多核心 64位元 ARM v8-A 處理器測試晶片問世。模擬基準測試結果顯示，相較於目前多用於多款頂尖高階手機運算晶片的16奈米FinFET+ 製程技術，此測試晶片展現更佳運算能力與功耗表現 |
|
ARM首款基於台積公司10奈米FinFET多核心測試晶片問世 (2016.05.19)
ARM宣布首款採用台積公司 10奈米FinFET製程技術的多核心 64位元 ARM v8-A 處理器測試晶片問世。模擬基準測試結果顯示，相較於目前多用於多款頂尖高階手機運算晶片的16奈米FinFET+ 製程技術，此測試晶片展現更佳運算能力與功耗表現 |
|
Cadence獲台積公司頒發兩項年度最佳夥伴獎 (2015.10.01)
全球電子設計創新廠商益華電腦（Cadence）宣布，該公司已在今年的台積公司開放創新平台（OIP）生態系統論壇上獲頒兩項台積公司年度最佳夥伴獎（TSMC Partner of the Year） |
|
Cadence獲台積公司頒發兩項年度最佳夥伴獎 (2015.10.01)
全球電子設計創新廠商益華電腦（Cadence）宣布，該公司已在今年的台積公司開放創新平台（OIP）生態系統論壇上獲頒兩項台積公司年度最佳夥伴獎（TSMC Partner of the Year） |
|
Xilinx成功投產All Programmable多重處理系統晶片 (2015.07.03)
瞄準ADAS、工業物聯網和5G系統的嵌入式視覺應用 ，美商賽靈思（Xilinx）宣佈正式投產採用台積公司16 FF+（16奈米FinFET+）製程技術的All Programmable多重處理系統晶片（MPSoC），並瞄準先進駕駛輔助系統（ADAS）及自動駕駛車輛發展、工業物聯網（I-IoT）和5G無線通訊系統等嵌入式視覺應用 |
|
Xilinx成功投產All Programmable多重處理系統晶片 (2015.07.03)
瞄準ADAS、工業物聯網和5G系統的嵌入式視覺應用 ，美商賽靈思（Xilinx）宣佈正式投產採用台積公司16 FF+（16奈米FinFET+）製程技術的All Programmable多重處理系統晶片（MPSoC），並瞄準先進駕駛輔助系統（ADAS）及自動駕駛車輛發展、工業物聯網（I-IoT）和5G無線通訊系統等嵌入式視覺應用 |
|
Cadence數位與客製/類比工具通過台積電10nm FinFET製程認證 (2015.04.13)
益華電腦（Cadence）的數位與客製/類比工具軟體已通過TSMC台積公司最新10奈米FinFET製程技術的設計參考手冊（Design Rule Manual, DRM）與SPICE模型認證。
Cadence客製/類比和數位設計實現與signoff工具已獲台積電高效能參考設計認證，能夠為客戶提供在10nm FinFET製程上最快速的設計收斂 |
|
Cadence數位與客製/類比工具通過台積電10nm FinFET製程認證 (2015.04.13)
益華電腦（Cadence）的數位與客製/類比工具軟體已通過TSMC台積公司最新10奈米FinFET製程技術的設計參考手冊（Design Rule Manual, DRM）與SPICE模型認證。
Cadence客製/類比和數位設計實現與signoff工具已獲台積電高效能參考設計認證，能夠為客戶提供在10nm FinFET製程上最快速的設計收斂 |
|
Xilinx宣布400萬邏輯單元元件出貨 提供等同五千萬以上ASIC邏輯閘 (2015.01.23)
率先出貨的Virtex UltraScale VU440 FPGA適用於新一代ASIC及複雜SOC原型設計與模擬仿真
美商賽靈思（Xilinx）宣布400萬邏輯單元元件出貨，可提供等同於5,000萬以上ASIC邏輯閘，元件容量更比競爭產品高出4倍 |
|
Xilinx宣布400萬邏輯單元元件出貨 提供等同五千萬以上ASIC邏輯閘 (2015.01.23)
率先出貨的Virtex UltraScale VU440 FPGA適用於新一代ASIC及複雜SOC原型設計與模擬仿真
美商賽靈思（Xilinx）宣布400萬邏輯單元元件出貨，可提供等同於5,000萬以上ASIC邏輯閘，元件容量更比競爭產品高出4倍 |
|
Cadence數位與客製／類比工具通過台積公司16FF+製程認證 (2014.10.07)
益華電腦（Cadence）宣佈其數位和客製／類比分析工具已通過台積公司（TSMC）的16FF+（FinFET Plus）製程的V0.9設計參考手冊（Design Rule Manual；DRM）與SPICE認證，相較於原16nm FinFET製程，讓系統和半導體廠商能夠運用此新製程在相同功耗下提升15%的速度，或在同等速度下省電30% |
|
Cadence數位與客製／類比工具通過台積公司16FF+製程認證 (2014.10.07)
益華電腦（Cadence）宣佈其數位和客製／類比分析工具已通過台積公司（TSMC）的16FF+（FinFET Plus）製程的V0.9設計參考手冊（Design Rule Manual；DRM）與SPICE認證，相較於原16nm FinFET製程，讓系統和半導體廠商能夠運用此新製程在相同功耗下提升15%的速度，或在同等速度下省電30% |
|
ARM針對台積公司40與28奈米製程推出處理器優化套件 (2012.04.22)
ARM日前宣佈，針對台灣積體電路製造股份有限公司（以下簡稱：台積公司）生產各種Cortex處理器的40與28奈米製程技術，推出全新處理器優化套件（POP）系列產品解決方案；未來針對Cortex-A5、Cortex-A7、Cortex-A9與Cortex-A15處理器核心，推出至少9款不同設定的最新處理器優化套件 |
 |
ARM針對台積公司40與28奈米製程推出處理器優化套件 (2012.04.22)
ARM日前宣佈，針對台灣積體電路製造股份有限公司（以下簡稱：台積公司）生產各種Cortex處理器的40與28奈米製程技術，推出全新處理器優化套件（POP）系列產品解決方案；未來針對Cortex-A5、Cortex-A7、Cortex-A9與Cortex-A15處理器核心，推出至少9款不同設定的最新處理器優化套件 |
|
台積電公佈民國九十一年第二季財務報告 (2002.07.25)
台灣積體電路公司25日公佈民國九十一年第二季財務報告，其中營收達到新台幣441億8仟2佰萬元，稅後純益為新台幣93億1仟萬元。按今年除權後的加權平均發行股數18,580,886千股計算，該公司今年第二季每股盈餘為新台幣0.49元 |
|
台積電公佈民國九十一年第二季財務報告 (2002.07.25)
台灣積體電路公司25日公佈民國九十一年第二季財務報告，其中營收達到新台幣441億8仟2佰萬元，稅後純益為新台幣93億1仟萬元。按今年除權後的加權平均發行股數18,580,886千股計算，該公司今年第二季每股盈餘為新台幣0.49元 |
